일반기술

덧셈 및 반올림 연산을 동시에 수행하는 부동 소수점 ＡＬＵ 연산 장치

본 기술은 변환연산 및 IEEE 반올림 연산을 동시에 수행하는 SRM 방식을 이용한 부동 소수점 ALU 연산 장치 및 방법에 관한 것이다. 외부에서 입력되는 비트열 출력값의 덧셈 및 뺄셈 여부에 따라 제 1 분수부를 바이패스 또는 인버터를 수행한 후 지수부에서 구해진 값만큼 오른쪽 쉬프트를 수행하여 지수를 정렬하거나, 선행 제로를 산출하여 왼쪽 쉬프트를 통해 정규화하고, G, R, Sy를 구하는 지수 정렬/정규화부와, 지수 정렬/정규화부를 통해 출력되는 제 1 분수부와, 외부에서 입력되는 비트열 출력값의 덧셈 및 뺄셈 여부에 따라 바이패스 또는 인버터가 수행되어 출력되는 제 2 분수부를 부동 소수점 덧셈 연산과 반올림을 수행하는 덧셈/반올림 연산부를 포함하여 구성되는 것을 특징으로 하는 덧셈 및 반올림 연산을 동시에 수행하는 부동 소수점 ALU 연산 장치이다. 부동 소수점 덧셈/뺄셈 연산, 비교 연산, 변환 연산, 반올림 연산을 구현하는 부동 소수점 ALU 연산 장치에 있어서, 제 1 분수부 및 제 2 분수부를 바이패스 또는 인버터를 수행한 후 제 1 분수부에 대하여 지수감산부에서 구해진 값만큼 오른쪽 쉬프트를 수행하여 지수를 정렬하거나, 제 1 분수부에 관한 선행 제로를 산출하여 왼쪽 쉬프트를 통해 정규화하고, G, R, SY를 구하는 지수 정렬/정규화부와, 지수 정렬/정규화부를 통해 출력되는 제 1 분수부와 제 2 분수부에 대한 덧셈 연산과 반올림을 수행하는 덧셈/반올림 연산부를 포함하여 구성되는 것을 특징으로 하는 덧셈 및 반올림 연산을 동시에 수행하는 부동 소수점 ALU 연산 장치이다.SRM 방식을 이용한 부동 소수점 덧셈 연산기상에서 IEEE 반올림과 덧셈을 동시에 수행하는 부동 소수점 ALU를 제공하기 위한 것으로서, 외부에서 입력되는 비트열 출력값의 덧셈 및 뺄셈 여부에 따라 제 1 분수부를 바이패스 또는 인버터를 수행한 후 지수부에서 구해진 값만큼 오른쪽 쉬프트를 수행하여 지수를 정렬하거나, 선행 제로를 산출하여 왼쪽 쉬프트를 통해 정규화하고, G, R, Sy를 구하는 지수 정렬/정규화부와, 지수 정렬/정규화부를 통해 출력되는 제 1 분수부와, 외부에서 입력되는 비트열 출력값의 덧셈 및 뺄셈 여부에 따라 바이패스 또는 인버터가 수행되어 출력되는 제 2 분수부를 부동 소수점 덧셈 연산과 반올림을 수행함으로서, 처리시간의 단축과 하드웨어의 크기를 축소시킬 수 있으며, SRM의 하드웨어를 그대로 사용할 수 있다. 본 기술에 따른 IEEE 반올림과 덧셈을 동시에 수 행하는 부동 소수점 ALU는 다음과 같은효과가 있다.첫째, SRM 방식의 장점을 그대로 유지하면서 변환 연산을 3 단계 파이프라인으로 수행함으로서, 처리시간의 단축과 하드웨어의 크기를 축소시킬 수 있다.둘째, SRM의 하드웨어를 그대로 사용할 수 있다.