일반기술

비트 라인 감지 증폭기

* 원리 및 구성 본 기술은 이중 셀 구조의 MRAM에 저장된 데이터를 감지 증폭할 수 있는 비트 라인 감지 증폭기로 본 장치는 비트라인의 전압을 수신하는 제 1입력단과 상보 비트라인의 전압을 수신하는 제 2 입력단, 제 1 출력단과 제 2출력단이 있는 차동 증폭기, 전원 접압과 제 1 출력단에 접속되고 제 2 출력단의 전압에 따라 스위칭 되는 제 1 스위칭 과 전원전압과 제 2 출력단에 접속되고 제 1 출력단의 전압에 따라 스위칭 되는 제 2 스위칭 회로로 구성되어 있다. * 개발 배경MRAM은 현재 연구 및 개발이 진행 중인 비휘발성 메모리로서, 빠른 응답속도, 높은 집적도, 적은 전력소모 등의 특징을 가지고 있다. MRAM의 경우 비트라인 감지증폭기가 정상적으로 동작할 수 있는 전압차이는 약 50-100mV 정도이다. 따라서 MRAM을 메모리 셀로 사용하는 경우의 비트라인 감지증폭기의 입력단들로 들어오는 전압차이는 DRAM보다 더 작다. 그러므로 비트라인 감지증폭기는 작은 전압차이를 빠른 시간에 증폭할 수 있는 능력을 가져야 한다.* 중요성 및 독창성 본 기술에 의한 장치는 기존의 비트 라인 감지 증폭기와 거의 같은 동작 속도를 보이면서 차지하는 면적은 줄였다.* 적용제품 및 경쟁제품일반적으로 비트 라인 감지 증폭기는 비트 라인 쌍마다 설치해야 하므로, 반도체 메모리 장치에서 비트 라인 감지 증폭기가 차지하는 전체 면적은 상당히 크다. 그러나 본 기술에 의한 비트 라인 감지 증폭기를 사용하는 경우, 기존의 비트 라인 감지 증폭기와 거의 동일한 동작속도를 보이면서 전체 비트 감지 증폭기들이 차지하는 면적을 감소시킬 수 있다.* 특징 및 장점- 비트라인 감지 증폭기의 레이아웃 면적이 감소되었다.