일반기술

프로그램 가능한 고속의 주파수 분주기

본 기술은 주파수 분주기에 관한 것으로서, 특히 입력 클럭 주파수의 분주할 비율을 프로그래밍 가능한 주파수 분주기를 구성하는 플립플롭의 구성을 단순화시켜 동작 속도를 높이기 위한 프로그램 가능한 고속의 주파수 분주기에 관한 것이다. 본 기술에 의하면 주파수 분주기를 구성하는 계수기의 플립플롭 중에서 최하위 유효자리의 플립플롭을 포함하는 하위 유효자리의 플립플롭의 구조를 단순화시킴으로써, 계수기의 동작 속도를 빠르게 향상시켜 주파수 분주기에서 분주할 수 있는 입력 클럭의 주파수의 한계를 높일 수 있는 효과가 있다본 기술에 의한 프로그램 가능한 고속의 주파수 분주기는 계수기와 제어회로로 구성되는데, 계수기는 6개의 플립플롭 및 낸드 게이트로 구성되어 있다. 최하위 유효 자리의 플립플롭의 클럭 입력이 분주하고자 하는 클럭이 되고, 각 플립플롭들의 출력은 다음 상위유효 자리의 플립플롭의 클럭 입력으로 되는 비동기 방식의 계수기 구조를 이루고 있으며, 최하위 유효 자리에서 최상위 유효 자리로 한 비트씩 지나갈 때마다 각 플립플롭 출력의 주파수는 반으로 줄어든다. 그리고, 최하위 유효 자리의 플립플롭을 제외하고, 각 플립플롭은 각 플립플롭의 반전 출력을 D입력 단자로 피드백시키는 구성을 갖고, 각 플립플롭의 출력을 제어회로로 출력하며, 최하위 유효자리의 플립플롭의 D입력 단자는 제어회로에서 만들어진 반전된 MX1S와 최하위 유효자리의 플립플롭의 반전 출력신호와의 낸드 게이트 연산한 출력이 인가된다.이와 같이 주파수 분주기에서 가장 빠른 속도로 동작하는 계수기의 최하위 유효자리의 플립플롭은 셋과 리셋신호가 없는 가장 간단한 플립플롭을 사용했고, 그 다음의 상위 유효자리의 두 플립플롭은 셋신호만 있는 플립플롭을 사용함으로써1)셋과 리셋신호를 모두 사용하는 최상위 유효자리 쪽의 플립플롭에 비하여 구조를 간단하게 설계하여 동작 속도를 향상시켰다. 2)본 기술에 의한 주파수 분주기는 HSPICE를 이용한 레이아웃 후의 시뮬레이션에서 기존의 방식에 의한 주파수 분주기에 비해서 약 1.83배 빠르게 동작하는 결과를 얻을 수 있다.