일반기술

반도체 소자의 설계 검증을 위한 고속 병렬 시뮬레이션 방법

반도체 회로 설계의 고속 검증을 위한 기술로 종래의 소프트웨어적 검증 방식의 한계를 극복하기 위하여 하드웨어 가속기와 이의 최적 동작을 위한 소프트웨어 알고리즘을 구현함으로써 실제 결과 값에 근사한 예측치를 빠른 시간 내에 계산되도록 하여 설계에 즉시 반영할 수 있도록 하는 반도체 소자의 설계 고속 병렬 검증 방법에 관한 것이다.즉, 반도체 회로 도면의 기능 검증을 위하여 하드웨어적인 방법과 이에 최적화된 소프트웨어적인 방법을 병용함으로써 종래의 기술에 비하여 매우 빠른 검증이 가능하도록 하는데 있다.반도체 소자의 설계 검증을 위한 고속 병렬 시뮬레이션 방법에 있어서 하드웨어 가속기 및 최적화된 소프트웨어를 적용함으로써 반도체 소자의 설계 검증 속도를 높일 수 있으며, 실 예로 ISCAS-85 벤치마킹용 회로인 C432.CKT회로를 사용하고, 본 하드웨어가속기를 25MHz 기반으로 동작하는 경우 초당 523,000개의 이벤트를 처리할 수 있는 능력을 보유하고 있으며, 이는 초당 905,000게이트를 처리할 수 있다. 이하드웨어가속기는 HDL을 이용하여 구현하고 검증하였으며, 네트 디스크립터가 32비트로표현가능하기 때문에 최대 처리 능력은 초당 16,730,000 이벤트(초당 29,000,000게이트)가 가능하므로, 모든 벤치마킹용 회로를 1초이내에 처리할 수 있으며, 이는 소프트웨어를 이용한 검증과 비교하여 최대 5,600배 이상의 수행속도를 가지게 된다.