일반기술

상대적 지연 차이를 이용한 다중위상 발생 장치

본 발명은 다중 위상 VCO의 각 단의 지연 셀의 자체 지연 값보다 더 작은 지연차이의 미세한 다중 위상을 발생할 수 있도록 하는 상대적 지연차이를 이용한 다중 위상 발생장치를 제공한다.이는 입력 신호 주기에 비해 소정 배수 적은 값의 출력을 갖는 주 VCO와 상기 주 VCO의 출력을 바탕으로 상기 주 VCO에서 출력되는 값에 비해 지연된 다수의 출력을 갖는 부 VCO를 포함한 구성에 의해 달성될 수 있으며, 이러한 본 발명은 기존의 VCO의 지연 셀의 지연 값보다 작은 타이밍을 발생시킬 수 있게 되어 보다 높은 해상도를 얻을 수 있게 되며, 높은 해상도를 가짐에 따라 반도체 칩 내의 미세한 시간 차이의 타이밍제어 및 송수신 인터페이스회로에서 정확한 타이밍 조정회로 등에 적용시켜 사용할 수 있게 된다.본 발명에 따른 상대적 지연차이를 이용한 다중 위상 발생장치는, 입력 신호 주기에 비해 소정 배수 적은 값의 출력을 갖는 주 VCO; 및 상기 주 VCO의 출력을 바탕으로 상기 주 VCO에서 출력되는 값에 비해 지연된 다수의 출력을 갖는 부 VCO;를 구비함을 특징으로 한다.또한, 본 발명의 상대적 지연차이를 이용한 다중 위상 발생장치는 입력 신호 주기에 비해 소정 배수 적은 값의 출력을 갖는 주 VCO; 상기 주 VCO의 출력을 바탕으로 상기 주 VCO에서 출력되는 값에 비해 지연된 다수의 출력을 갖는 부 VCO; 상기 주 VCO와 더불어 주 PLL 구조를 형성하는 위상/주파수 검출기 및 전하 펌프와 루프 필터; 및 상기 부 VCO와 더불어 부 PLL 구조를 형성하는 위상/주파수 검출기 및 전하 펌프와 루프 필터;로 구성됨을 특징으로 한다.