일반기술

적응바이어서회로 및 공통모드궤환회로를 갖는 완전차동폴디드캐스코드씨모오스 (ＣＭＯＳ) 오피앰프 (ＯＰＡＭＰ) 회로

현재 보편적으로 사용되고 있는 디지탈 CMOS 공정을 이용하여 단일 2.4V 공급전압을 가지는 저전압 영상 처리용의 신호 샘플 속도가 20MHz 이상인 아날로그-디지탈 변환기 회로 제작에서, 출력 전압의 선형 구간이 크고 직류 전압 이득이 100 데시벨 이상되고 안정시간(settling time)이 짧은 고속 OP 앰프의 필요성이 발생하였다.본 기술의 이러한 CMOS OP AMP 회로는, MOS 트랜지스터의 문턱 전압 크기가 0.6V 에서 1V 구간인 현재 보편적으로 많이 사용되고 있는 디지탈 CMOS 집적회로 제조 공정을 이용하여 4V 이하의 단일 공급 전압에서도 동작하는 고속의 CMOS OP AMP를 제작함으로써,저전압 디지탈 회로와 같은 칩에 구현되는 고속의 아날로그 신호처리 회로들, 예를 들면, 밧데리 사용 시간의 제한으로 저전압 저전력 집적회로를 필요로 하는 멀티 미디어용의 휴대용 장비 등에서 영상 신호용의 아날로그 디지탈 변환기 제작 등에 사용될 수 있다.본 기술은 저전압용 집적 회로 CMOS OP 앰프의 설계에 관한 것으로서, 1) 종래의 폴디드 캐스코드(folded cascode) CMOS OP 앰프 구조에 새로운 공통 모드 궤환(common mode feedback) 회로를 추가하여 전체 OP 앰프 출력 전압의 선형 동작 범위를 최대한으로 증가시켰고,2) 또 적응 바이어스(adaptive bias) 회로를 첨가하는 새로운 방법을 이용하여 슬루(slew) 속도를 빨리 함으로써 동작 속도를 빠르게 하였다.3) 또한 종래의 폴디드 캐스코드 CMOS OP 앰프 구조를 채택함으로써 큰 직류 전압 이득(DC voltage gain)을 가지게 하였다.그리하여 문턱 전압(threshold voltage) 값이 큰 현재 상용되고 있는 디지탈 CMOS 공정을 이용하여도 공급 전압이 4 볼트 이하인 저전압 회로에서 용량 부하(capacitive load)에 대해 큰 직류 전압 이득을 가지고 고속으로 동작하는 CMOS OP 앰프를 설계하였다.따라서, 본 기술의 OP 앰프는 종래의 디지탈 CMOS 용 반도체 공정을 사용하는 저전압 디지탈 회로와 함께 같은 칩에 들어가는 영상 신호용 아날로그-디지탈 변환기, 스위치를 이용한 캐패시터 필터(switched capacitor filter), 디스크 드라이버 제어기 회로 등의 고속 아날로그 신호 처리 회로에 사용될 수 있다.