일반기술

초 저전력 회로 설계를 위한 단열 논리 회로

본 발명은 단열 논리 회로에 관한 것으로, 보다 상세하게는 트랜스미션 게이트(Transmission Gate) 구조, 커플링 커패시턴스 효과 및 부트스트랩 커패시턴스를 적용하여 에너지 소모를 줄일 수 있는 초 저전력 회로 설계를 위한 단열 논리 회로에 관한 것이다.본 발명의 목적은 트랜스미션 게이트 구조로 단일 전압 클럭으로 동작하고, 커플링 커패시턴스 및 부트스트랩 커패시턴스를 얻을 수 있고, 출력단의 전압으로 반대 출력단과 접지의 경로를 제어하여 에너지 손실을 효과적으로 줄일 수 있는 초 저전력 회로 설계를 위한 단열 논리 회로를 제공함에 있다.본 발명에 따른 초 저전력 회로 설계를 위한 단열 논리 회로는, 단일 클럭 전압으로 단열 논리가 동작하면서도 자연적인 커플링 커패시턴스와 부트스트랩 커패시턴스에 의해서 에너지가 복원됨으로 안정적으로 신호를 전달할 수 있는 이점을 가진다.본 발명에 따른 초 저전력 회로 설계를 위한 단열 논리 회로는, 순차적으로 90°의 위상차를 가지는 복수개의 클럭 전압들 중 하나를 입력받아 동작하며, 제1채널 문턱전압을 갖는 트랜지스터와 제2채널 문턱전압을 갖는 트랜지스터들을 구비하는 초 저전력 회로 설계를 위한 단열 논리 회로에 있어서, 제1입력과 제2입력을 입력받으며 상기 제1출력단과 제2출력단을 구비하고, 상기 입력 중 하나가 하이 레벨이면 입력되는 상기 클럭 전압을 패스하는 패스 트랜지스터부와; 상기 출력단들의 출력신호들을 입력받아 상기 출력단들과 접지의 경로를 제어하는 경로 제어 트랜지스터부와; 상기 클럭 전압이 상기 제1채널 문턱전압을 초과하면 턴-온 되어 상기 경로 제어 트랜지스터부를 통해 상기 하이 레벨이 입력된 입력에 대항하는 출력을 접지하고, 상기 클럭 전압이 상기 제2채널 문턱전압을 초과하면 상기 패스 트랜지스터부를 통해 입력되는 에너지를 상기 입력에 대응하는 출력 노드로 출력하는 크로스 커플 래치부와; 및 상기 클럭 전압이 접지로 하강 시 상기 크로스 커플 래치부의 스위칭에 의해 출력단의 에너지가 상기 클럭 전압으로 복원하는 에너지 복원 트랜지스터부;로 이루어짐을 특징으로 한다.