일반기술
비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법
일반적으로 BF2, B를 이용한 p+-게이트 전극을 갖춘 p-MOSFET 소자 제조시 p+-게이트 전극에 도핑되어 있는 B가 제조공정상 필요로 하는 열처리 공정중에 재분포되어 채널영역으로 침투함으로서(boron penetration) 소자의 열화현상이 일어난다. 따라서, 이러한 문제점을 해결하기 위하여, 다층의 비정질, 혹은 결정질의 다층 Si 게이트 구조를 사용으로써, 매질의 결정화에 따른 결정면 및 결정성에 의존하는 B, BF2이온의 이온주입 채널링(channeling)을 방지할 수 있다.본 기술은 종래 MOSFET에서 기존의 단층의 폴리실리콘의 게이트전극 대신에 다층의 박막을 이용하는 것 이외에는 변화를 주지 않으면서 p+-게이트전극 p-MOSFET에서 B의 확산에 따른 채널영역에로의 침투현상을 최소화할 수 있는 게이트전극 구조의 제조방법을 제공하는 것이다. - 다른 기술들과는 달리 추가공정 없이 기존 공정만으로 Boron의 확산을 막을 수 있음- 게이트 전극의 비저항을 증가시키지 않으면서 저렴한 가격의 B확산방지기술- 단순화된 공정으로 p-MOSFET의 게이트 전극 제작
기술정보
- 기술분류
- 재료 > 전자기기능재료
- 보유기관
- 서울대학교
- 기술유형
- 일반기술
- 등록일
- 2006-05-10
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.