일반기술

이중 게이트 트랜지스터

본 기술은 반도체 스위칭 소자에 관한 것으로, 특히 트렌치 IGBT (Insulated Gate Bipolar Transistor) 구조에 플로팅 PN 접합영역을 구비하여 사이리스트 래치-업 특성을 지닌 이중 게이트 트랜지스터에 관한 것 이다. 본 기술의 이중 게이트 트랜지스터는 제1 도전형의 캐소드 영역과 제1 도전형의 플로팅 베이스 영역을 구비하며, 이들 사이의 병목 현상으로 인해 발생하는 JFET 저항 (RJFET)에 의해 빠른 사이리스터 래치-업 동작을 수행하도록 한다. 또한, 상기 제1 도전형의 캐소드 영역과 상기 제1 도전형의 플로팅 베이스 영역 사이의 길이에 의해 조절되는 JFET 저항 (RJFET)의 크기를 조절하여 상기 이중 게이트 트랜지스터의 특성을 제어한다. 본 기술에 의하면, 낮은 순방향 전압 강하 특성과 높은 전류 포화 특성을 갖는 이중 게이트 트랜지스터의 구현이 가능하다.트렌치 게이트 IGBT에 식각된 영역에 PN 접합 설계하는 독창성.기존 트렌치 게이트 IGBT보다 추가적인 공정 추가나 항복 전압 열화 없이 온-저항 개선기존 반도체 설비로 본 기술을 활용 가능함. 본 기술로 전력 반도체의 전력 손실을 성공적으로 감소시킴.트렌치 게이트 IGBT의 특성을 개선시키는 기술은 이미 전력용 반도체의 선진 그룹인 일본의 대기업에 (도시바, 미쓰비시) 독점된 상태이다. 기존의 특허에 저촉을 받지 않으면서 트렌치 게이트 IGBT의 전기적 특성을 개선시키므로 전력용 반도체의 후발 기업, 연구소등에 유용이 이용될 가능성이 높음. 또한 본 기술은 추가적인 공정이 필요하지 않으므로, 기존 반도체 제조 방법으로 설계 및 제작이 가능함.