일반기술

고속 인터페이스 회로

본 발명은 P 채널 및 N 채널 MOSFET를 모두 사용하는 폴디드 캐스코드 형태의 듀얼 게이트 차동 입력단을 포함하는 고속 인터페이스 회로에 관한 것이다. 본 발명의 고속 인터페이스 회로에 따르면, 공통 접지 전압부터 공급 전압에 이르는 광역의 공통모드 입력 전압 범위를 갖는 고속 저전압 차동 신호를 효율적으로 CMOS(Complementary Metal Oxide Semiconductor) 디지털 신호로 복원할 수 있게 되며, 또한 공통모드 임피던스 부정합에 의한 잡음이나 공통 접지에서 발생하는 잡음 또는 임피던스 등에 의해 공통 모드 전압이 규격을 벗어나게 되는 경우에도 이에 영향을 받지 않고 안정적으로 CMOS 디지털 신호로 복원할 수 있게 된다. 그리고, 본 발명은 고속 인터페이스 회로의 수신단을클럭 신호에 동기되지 않는 비동기식 회로로 구현하고, 송신단에서수신단까지의 클럭 신호와 데이터 신호에 대하여 수신단 회로를 공통으로 적용하여 클럭과 데이터 신호가 동일한 수신단 회로에 의해 복원되도록 함으로써, 해당되는 클럭 및 데이터 신호의 전달 채널의 길이(신호 전달 경로의 길이) 차이로 인해 각 복원 신호의 전달 지연 시간이 다르더라도 타이밍 슬루율을 최소화할 수 있게 된다. 또한, 본 발명의 고속 인터페이스 회로를 평판 디스플레이 장치의 타이밍 제어기와 소스 드라이버(데이터 드라이버) 사이에 구현함으로써, 타이밍 제어기에서 송신한 고속 저전압 차동 신호를 수신단인 소스 드라이버측에서 정확하게 디지털 전압 신호로 복원할 수 있게된다.다수의 P 채널 및 N 채널 MOSFET를 사용하는 폴디드 캐스코드 형태의 증폭단을 통해 고속 저전압의 차동 신호를 입력받아 1차 증폭해 주는 듀얼 게이트 차동 입력단과; 다수의 P 채널 MOSFET와 래치 구조로 이루어진 다수의 N 채널 MOSFET로 정궤환 루프를 형성하여 상기 듀얼 게이트 차동 입력단에 의해 증폭된 차동 신호를 2차 증폭해 주는 정궤환 루프단과; P 채널 MOSFET로 전류미러를 형성하여 상기 정궤환 루프단에 의해 2차 증폭된 차동 신호를 단일 신호로 복원하여 출력해 주는 출력 버퍼단을 포함하는 고속 인터페이스 회로를 제공하는데 있다.