일반기술

System-On-Glass를 위한 Poly-Si TFT 소 면적 Charge Pump 회로

본 발명은 charge pump 회로에 제안한 multi-phase clocking을 적용함으로써 poly-Si TFT에서 제한되는 주파수의 증가 없이도 리플전압을 최소화하여 DC-DC 변환회로 대부분의 면적을 차지하는 필터링 커패시터의 크기를 줄여서 소 면적 구현이 가능하게 하였다. Dickson 구조와 cross-coupled 구조의 charge pump 회로의 출력 리플전압은 508.8mV와 263.4mV인 반면 4-위상과 6-위상 클럭킹을 적용한 출력에서의 리플전압은132.3mV와 73mV으로 이상적으로 줄어듦을 알 수가 있다. 또한 Iout=100uA와 fclk=1MHz에서 50mV의 리플전압을 가지기 위해 요구되는 필터링 커패시터의 크기는 Dickson 구조와 cross-coupled 구조에서는 1029pF과 575pF인 반면 제안한 4-위상과 6-위상 클럭킹을 적용한 구조에서는 단지 290pF과 157pF만이 필요하다. Dickson 구조의 charge pump인 경우 61.27%의 펌핑 효율을 가지는 반면, 4-위상과 6-위상 클럭킹을 적용한 cross-coupled 구조의 경우에는 67.79%와 67.76%의 효율을 각각 가진다.본 발명은 반도체 회로에 관한 것으로, 보다 상세하게는 시스템 온 글래스(System‐On‐Glass)를 위한 차지 펌프의 리플 감소 회로 및 차지 펌프 회로에 관한 것이다. 교차 결합 구조를 이용하여 문턱전압 강하로 인한 전압 출력의 제한을 줄이고 다중 위상 클럭킹을 이용하여 실제 클럭 주파수를 증가시키지 아니하고도 주파수를 증가시킨 것과 같은 효과를 생성하여 리플 전압의 크기를 줄이고 차지 펌프 회로의 최종 출력단에 사용되는 필터링 커패시터의 크기를 줄임으로써 면적에서 이득을 얻을 수 있고 안정적인 출력 전압을 얻을 수 있다.