일반기술

FALC 공정을 이용한 다결정 실리콘 TFT-LCD 어레이 기판 제조 시, 채널 영역의 결정화 효율 향상 방법

본 발명은 기존의 FALC 공정을 적용한 저온 다결정 실리콘 TFT-LCD 어레이 기판 제조 시 트랜지스터 채널 영역의 aspect ratio(width/length)를 조절하여 TFT 소자의 채널 영역 내 결정화 효율을 향상시키는 방법에 관한 것이다. 기존 TFT 소자 내 정형화된 채널 영역의 aspect ratio(width/length=1 또는 2)로 인해 FALC 공정 적용 시 채널 영역의 결정화 시간이 연장되고 또한 결정화도도 최적화되어 있지 못하기 때문에 이에 따른 mobility의 한계성이 나타나게 된다. 따라서 본 발명에서는 FALC 공정의 주요변수인 전류 영향을 최적화할 수 있는 구조로 설계하여 결정화시킴으로 그러한 한계성을 극복하고자 하였다. 즉, FALC 공정 시 결정화 효율이 전류의 영향을 받는 다는 점에 주목하여 결정화 통로역할을 하는 채널영역 내 전류의 흐름을 채널영역의 가로와 세로의 비, 즉 aspect ratio 조절을 통해 최적화함으로 결정화 효율을 향상 시켰다. 따라서 간단한 공정변화로 TFT의 채널 영역의 결정화 시간 및 결정화 도를 높임으로 향상된 TFT의 응답 속도를 기대할 수 있다.본 발명에 따른 채널 영역의 aspect ratio조절에 의한 다결정 실리콘 TFT-LCD 어레이 기판 제조 방법에 의하면, 채널 width와 length 조절로 변화된 1이하의 aspect ratio를 적용하는 단순한 공정 추가로 다음과 같은 장점이 있게 된다. 1) 상기의 1이하로의 채널 aspect ratio 조절은 기존 1이상의 aspect ratio를 갖는 채널영역에 비해 향상된 결정화 효율을 이룰 수 있다. 이는 기존 비정질 실리콘 TFT-LCD 어레이 기판 제조 공정의 채널 영역만을 수정하므로 기존 기술과 친화적이고 수율이 높을 것으로 기대 된다. 무엇보다도 poly-Si TFT의 mobility에 영향을 미치는 채널 영역의 결정화 도 및 결정화 효율을 높일 수 있는 큰 장점이 있다. 따라서 원가 절감과 소자 특성향상 효과를 기대할 수 있다.2) 본 발명자가 제안한 데이터 신호 배선, ITO 공통 전극, 그리고 게이트 신호 배선을 통한 각 비정질 실리콘 박막으로의 직접적인 전계 인가하는 기존의 방식에 보완된 방식으로써, 기판 대면적 적용 시에도 배열된 모든 TFT의 채널 영역 내에서 고른 전계 효과에 의한 한층 향상된 우수한 측면 결정화 양상을 얻을 수 있다.3) FALC 공정의 적용으로 기존의 다른 결정화 방법에 비해 저온에서의 나노 제어 기술 및 전계 인가를 통한 원하는 형태와 크기의 결정질 실리콘 형성이 가능해진다. 또한, 높은 전계 효과와 이동도를 갖기 때문에 빠른 응답속도와 고해상도의 다결정 실리콘 TFT-LCD 어레이 기판 제조 역시 가능해진다.