일반기술

나노선을 이용한 수직형 반도체 소자 제작

본 발명은 Anodized aluminum oxide(AAO)와 같은 다공성 나노템플레이트를 실리콘 기판위에 직접 제조하여, 형성되는 수직 기공의 내부에 반도체 나노선을 고밀도로 제조하는 기술에 근거한다. 자발적으로 형성되는 고밀도 반도체나노선 어레이는 고성능의 기판수직형 cMOS 소자로 동작될 수 있음이 3차원 소자 simulation에 의해 입증되었다. 본 발명의 가장 큰 장점은 두가지로, 첫 번째는 형성되는 나노선소자가 기판수직형이므로 채널길이의 축소가 노광장비에 의존되지 않고 증착되는 게이트 전극물질의 두께에 의존된다는 점이다. 2010년 이후로 예상되는 sub-10nm의 반도체 소자 미세화에 있어 현재와 같은 노광장비에 대한 의존성없이 공정개발이 가능하다는 점은 매우 큰 장점이될 수 있다.두 번째는 나노선이 완전히 게이트 전극에 의해 둘러싸이므로 채널에 해당되는 나노선의 bulk가 완전히 전기적으로 charge depeletion이 가능하다는 점이다. 현재의 반도체업계가 선행소자로 개발중인 thin-body SOI가 fully depleted device인 점을 감안하면, 본 발명에서 얻어지는 소자는 기존 디바이스와는 비교할수 없는 고성능의 전류구동력과 short channel immunity를 확보할 것으로 예상된다.① 수직 실리콘나노선에 의해 형성되는 채널은 실리콘 나노선의 게이트 전극 하단에 놓여지는 실린더모양의 나노선 내부가 되며, 나노선의 내부는 매우 작은 부피를 가지므로 fully depletion 상태가 구현된다. fully depleted channel 구조는 가장 우수한 소자의 동작특성(예를 들면 short channel effect, drain-induced barrier lowering, swing, Ion/Ioff ratio)을 얻을 수 있는 구조로 잘 알려져 있다.② 나노선이 좁은 면적에서 매우 높은 밀도로 성장되므로 웨이퍼의 표면부위만을 채널로 사용하는 기존의 planar device에 비해 웨이퍼상에 같은 면적에서 훨씬 더 높은 전류 구동력을 얻을수 있게 된다.③ 반도체의 shrink ratio를 결정하는 채널 길이가 매립되는 게이트 메탈의 두께에 의해 결정되므로 매립되는 메탈 증착 두께만 낮추면 소자의 미세화가 가능해진다. 이러한 장점은 2010년이후로 예상되는 sub-10 nm의 반도체 소자 제조기술에서 고가의 lithography 장비의 한계를 극복하고 채널길이를 축소시키는 것을 가능하게 해준다.④ 본 발명은 같은 방법으로 카본나노튜브에도 바로 적용이 가능하므로, 만약 같은 전도성을 갖는 single-walled carbon nanotube(CNT)를 AAO 템플레이트에 성장시킬수 있다면 또다른 1차원 나노선소자를 제작할수 있게된다. 이러한 고밀도 CNT array들은 디스플레이분야의 field emitter로서 매우 높은 적용가능성을 보장한다.