일반기술

양극 산화 공정을 이용한 일체형 3극 구조 전계방출 소자 및 제조 방법

본 기술은 양극 산화 공정을 이용한 일체형 3극 구조 전계방출 소자 및 그 제조방법에 관한 것이다.본 기술은 유리 및 웨이퍼 기판위에 각 전극과 알루미늄층을 형성하고 양극 산화를 통해 알루미나층에 다수의 나노미터 단위 미세 홀을 형성한 후, 각 미세 홀내에 전계방출을 위한 에미터를 제조하고 양극용 최상부 전극을 알루미나 층위에 밀폐 형성시켜 일체화된 진공 미세 3극 구조의 전계방출 소자를 구현함으로써, 종래의 전자 빔 리소그라피 방법을 이용하지 않고도 일정한 크기와 배열을 가지는 미세 홀을 얻을 수 있으며, 또한 낮은 전압에서도 높은 전류밀도를 가지는 소자를 얻을 수 있게 되는 이점이 있다.본 기술의 목적은 양극 산화 공정을 이용하여 대 면적에 일정한 크기와 배열을 갖는 나노미터 사이즈의 게이트 홀을 간단하게 구현하며, 전극 사이의 간격이 좁게 형성되도록 함으로써, 낮은 전압에서도 높은 전류밀도로 구동 가능하게 되는 일체형 3극 구조 전계방출 소자 및 제조방법을 제공한다. 상술한 목적을 달성하기 위한 본 기술은, 양극산화 공정을 이용한 일체형 3극 구조를 가지는 전계방출 소자 및 제조방법에 있어서, 지지층 상부에 형성되어 전계 방출 소자의 음극으로 사용되는 하부 전극층과 균일한 전계방출 특성을 위해 상기 하부 전극 상부에 형성되는 저항층과 게이트 홀로 사용되는 다수의 미세 홀이 형성된 게이트 절연층과 상기 게이트 절연층 상부에 형성되는 게이트 전극층과 상기 게이트 전극 상부에 절연층으로, 게이트 절연층의 홀과 단일채널을 이루는 알루미나층과 구조의 밀폐와 양극으로 사용되는 상부 전극층과 상기 게이트 절연층에 형성된 각 미세 홀 내 생성되며, 고 전계에서 전자를 방출하는 에미터를 포함하는 일체형 3극 구조 전계방출 소자를 구현하며, (a)지지층 상부에 음극용 하부 전극층을 형성시키는 단계와 (b)상기 하부 전극층 상부에 저항층, 게이트 절연층, 게이트 전극층, 박막 알루미늄층을 순차적으로 형성시키는 단계와 (c)상기 알루미늄층을 양극 산화하여 다수의 미세 홀이 형성된 상부 알루미나층을 형성시키는 단계와 (d)상기 알루미나층의 각 미세 홀이 게이트 절연층의 표면까지 형성되도록 상기 상부 알루미나의 배리어 층과 게이트 전극층을 식각시키는 단계와 (e)상기 게이트 절연층을 식각하여 상기 상부 알루미나층의 각 미세 홀과 단일 채널로 연결되는 다수의 미세 홀이 형성된 게이트 절연층을 형성시키는 단계와 (f)상기 게이트 절연층 각 미세 홀 내에 고 전계에서의 전자 방출을 위한 에미터를 형성시키는 단계와 (g)상기 알루미나층 상부에 구조 밀폐 및 양극으로 사용되는 상부 전극층을 형성시키는 단계를 포함하는 일체형 3극 구조 전계방출 소자 제조방법을 구현하는 것을 특징으로 한다.

기술정보

기술분류
전기·전자 > 반도체 소자 (B63)
보유기관
포항공과대학교
기술유형
일반기술
등록일
2006-05-24
데이터 갱신일
정보 없음

상세설명

정보 없음

관련 특허

등록된 관련 특허가 없습니다.