일반기술

1차원 이산 웨이브렛 변환을 위한 초고밀도 집적회로 구조

본 발명은 1차원 이산 웨이브렛 변환을 위한 VLSI 구조에 관한 것으로서, 필터 계수값을 저장하고 있으면서 입력값과 저장된 계수값을 곱하여 출력하는 2개의 프로세싱 엘리먼트; 및 덧셈기 및 지연기로 구성되어, 1차원 이산 웨이브렛 출력 결과의 저주파 출력(vn)과 1차원 이산 웨이브렛 출력 결과의 고주파 출력(un)을 한 클럭씩 번갈아가면서 출력하는 덧셈 및 지연부를 포함하는 것을 특징으로 한다. 본 발명에 의한 이산 웨이브렛 변환을 위한 VLSI 구조는 프로세싱엘리먼트의 수에서는 종래의 구조와 비슷하지만, 종래 구조들은 모두 제어부, 메모리 또는 라우팅 네트워크가 필요하다 이에 비하여 본 발명에 의한 구조에서는 추가되는 하드웨어가 필요없고, 소요 시간과 출력 생성 주기면에서 종래의 구조에 비하여 우수한 성능을 나타낸다.1차원 이산 웨이브렛 변환을 위한 VLSI 구조에 있어서, 필터 계수값을 저장하고 있으면서 입력값과 저장된 계수값을 곱하여 출력하는 2개의 프로세싱 엘리먼트; 및 덧셈기 및 지연기로 구성되어, 1차원 이산 웨이브렛 출력 결과의 저주파 출력(v n )과 1차원 이산 웨이브렛 출력 결과의 고주파 출력(u n )을 한 클럭씩 번갈아가면서 출력하는 덧셈 및 지연부를 포함하고, 1차원 이산 웨이브렛 변환이 도비치스 필터를 이용하는 경우, 상기 2개의 프로세싱엘리먼트는 각각 하나의 필터계수값만을 저장하여 하나의 곱셈기에 의하여 구현되는 것을 특징으로 하는 1차원 이산 웨이브렛 변환을 위한 VLSI 구조.