일반기술

다중 시스템 클럭과 이종 코아를 가진 시스템 온 칩을 위한 연결선 지연고장 점검 테스트 제어기

본 발명은 다중의 시스템 클럭과 이종 코아를 가진 시스템 온 칩(System on Chip:SoC)을 위한 연결선 지연 고장점검 테스트 제어기에 관한 것으로, 적용 시 하드웨어 오버헤드가 낮으며 다양한 시스템 온 칩 환경에서 연결선상의 정적인 고장 및 지연 고장까지 점검, 진단할 수 있는 연결선 테스트 제어기에 관한 것이다.연결선 지연 고장 점검 테스트 제어기 내부 블록이 기존특허보다 간략화 되었다.탭 제어기를 전혀 수정하지 않게 함으로 시스템 온 칩 내 탭 제어기를 사용할 수 있도록 하여 테스트 비용 절감하며 표준에 더욱 부합된다.ㅌ본 발명은 IEEE 1149.1과 P1500의 이종 코아가 있는 시스템 온 칩 상에서 각 코아들의 정적인 고장 점검 뿐 아니라 이종 코아들의 연결선상에서 지연고장 점검이 가능하도록 하며, 지연 고장 점검을 위해 데이터가 인가된 후 1시스템 클럭 후에 캡쳐할 수 있도록 하면서 테스트 방법을 용이하게 할 수 있도록 하였다. 또한 시스템 온 칩에 있는 기존의 탭 제어기를 그대로 이용할 수 있도록 하드웨어를 제안하였으며 다중 시스템 클럭을 사용한 시스템 온칩 의 연결선을 테스트할 수 있다.