일반기술
그래픽스 가속기를 위한 2차원 및 3차원 통합 래스터라이져 회로
본 발명은 2차원 및 3차원 그래픽스 랜더링(Rendering) 회로 구성 단계에서 화면(Screen)에 그려질 화소(Pixel)를 결정하는 래스터라이징(Rasterizing) 부분을 개선한 것이다. 기존의 그래픽스 가속기 회로에서는 2차원 가속 또는 3차원 가속에 중점을 두어 다른 한 쪽의 성능을 희생시키는 방법을 사용하여 왔다. 또한, 2차원 그래픽스 드로잉(Drawing)에서는 화소 단위에서 앨리아싱(Aliasing) 효과를 감소시키는 가능이 제대로 구현되지 않았다. 본 발명에서는 앤티알리아싱(Antialiasing)을 고려한 2차원 및 3차원 통합 래스터라이저를 제안한다. 이 통합된 래스터라이저를 사용하면 2차원 및 3차원 다각형(Polygon) 드로잉에 성능을 최적화 시키고, 자원(Resource)을 공유하므로 구현 가격(Implementation Cost)도 낮출 수 있다.
기술정보
- 기술분류
- 전기·전자 > 반도체 공정 (B63)
- 보유기관
- 한국과학기술원
- 기술유형
- 일반기술
- 등록일
- 2000-04-24
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.