일반기술

아날로그 신호 처리 셀의 순환형 2차원 배열에 의한초고속 비터비 디코더

○ 기술발명의 목적: 디코딩을 위한 경로 메모리를 제거하고, 트렐리스 다이아그램 상의 각 노드에 최적화 계산을 수행할 수 있는 아날로그 신호처리 회로○ 기술 요약 및 특징: 본 발명은 아날로그 신호 처리 셀의 순환형 2차원 배열에 의한 초고속 비터비 디코더에 관한 것이다. 더욱 상세하게는 디코딩을 위한 경로 메모리를 제거하고, 트렐리스 다이아그램 상의 각 노드에 최적화 계산을 수행할 수 있는 아날로그 신호처리 회로를 구성하여 회로를 간략화시키고, 또한 디코딩을 연속적으로 처리하기 위해서 2 차원 신호처리 셀 들의 마지막 열들이 처음의 열들에 연결되는 순환구조를 구성하고, 트리거신호를 이용하여 하드웨어적으로 디코딩함으로써 디코딩 속도가 더욱 빠르게 될 뿐 아니라, 기존의 비터비 디코더보다 짧은 경로를 구성하여도 정확하고, 고속으로 디코딩이 가능할 수 있다.○ 색인어: 비터비 디코더, 트렐리스 다이아그램, 아날로그 신호 처리 셀, 2차원 병렬 처리 구조, 순환적 연결본 발명에 따른 아날로그 신호 처리 셀의 순환형 2차원 배열에 의한 초고속 비터비 디코더(100)는 아날로그 신호 처리 셀(110)과, 처리단 지시기(120)와, 상태 지시기(130)와, 콘덴서부(140)와, 제 1스위치부(150)와, 제 2스위치부(160)와, 최대값 연산회로(170)와, 제 3스위치부(180)와, 신호변화 감지회로(190)와, 펄스 발생회로(200)로 구성된다.아날로그 신호 처리 셀(110)은 트렐리스 다이아그램상의 각 노드 위치에 설치되고, 자신의 입력과 세로열로 이루어진 셀들의 집합인 처리단중 앞의 처리단으로부터 연결된 입력중 최대값을 취하도록 감산과 최대값 연산을 수행하여 아날로그 신호 처리가 가능하며, 최종열이 최초열과 연결되어 순환형 연결 구조인 2차원 병렬 처리 구조를 가진다. 상기 아날로그 신호처리셀은 자신의 입력과 세로열로 이루어진 셀들의 집합인 처리단중 앞의 처리단으로부터 연결된 입력 중 최대값을 취하도록 감산과 최대값 연산을 아날로그 방식의 신호처리에 의해 수행하는 것이 특징이다.처리단 지시기(120)는 입력되는 클럭 신호에 따라 셋팅된 비트의 위치에 따라 처리단을 순차적으로 지시한다. 상태 지시기(130)는 임의로 셋팅된 비트의 위치에 따라 n번째 상태임을 지시하며, 디코딩 결과에 의해 천이될 상태가 결정되면 천이 논리에 의해 다음 비트 디코딩을 위한 새로운 상태를 지시한다.콘덴서부(140)는 처리단 지시기(120)에 각 데이터 비트가 입력될 때 발생되는 출력 비트의 수인 코드 심볼의 수만큼 각 처리단에 구비되며, 입력되는 아날로그 데이터를 저장한다.제 1스위치부(150)는 처리단 지시기(120)의 제어에 따라 스위칭되어 아날로그 데이터가 입력되면 처리단 지시기(120)가 현재 지시하는 처리단 위치보다 한 단계전인 처리단에 연결된 콘덴서부(140)중 특정 콘덴서군에 아날로그 데이터를 저장한다. 제 2스위치부(160)는 처리단 지시기(120)의 제어에 의해 스위칭되어 처리단 지시기(120)의 셋팅 위치와 상태 지시기(130)의 셋팅 위치에 의해 특정 셀에 기준 입력 신호를 인가하여 특정 셀 및 상호 연결된 아날로그 신호 처리 셀(110)들로 외부로부터 입력되는 기준 입력 신호를 전파한다. 제 3스위치부(180)는 외부로부터 입력되는 디코딩 펄스에 의해 스위칭되어 최대값 연산회로로부터 출력되는 신호를 타단으로 인가한다.