일반기술

측면형 전계 방출 소자의 제조 방법

본 발명은 전자선 리소그래피를 이용하여 측면형 전계 방출 소자 구조 및 제조 방법으로서, 전자선 리소그래피로 극미세 구조의 캐소드, 애노드, 게이트 전극을 동시에 형성하여 저전압으로도 고속동작이 가능한 소자의 구조를 제안하고 그에 따른 제조법을 제안한 것이다. 첫 번째로, 전자선 리소그래피로 동시에 형성된 캐소드, 에노드, 게이트 전극을 열 산화에 의해 떨어질 수 있을 만큼 작도록 하고, 게이트 전극은 가능하면 캐소드, 에노드 두 전극에 가깝게 형성시켜서 전자 흐름을 잘 조절할 수 있게 하며, 좌우 대칭이도록 한다. 또는, 위와 같이 전자선 리소그래피로 형성된 구조를 열 산화하여 캐소드와 에노드 전극이 떨어져서 나노 스케일의 간극을 형성하도록 한다. 이와 같은 극 미세 구조 형성 방법으로 단일 팁으로 구현되는 측면형 전계 방출 소자를 만들 수 있다. 앞서 언급한 본 특허의 기본 구조를 그대로 유지하면서 캐소드, 에노드, 게이트 전극의 저항을 줄일 수 있는 방법으로 산화막 위에 실리콘 필름 또는 다결정 실리콘(또는 비정질 실리콘)을 형성하고 그 위에 실리사이드를 형성하는 방법을 적용할 수 있으며, 이 때 실리사이드 물질은 일함수가 작은 것을 선정한다. 또, 실리사이드 아래의 실리콘 또는 다결정 실리콘을 과도 식각(overetch)하여 캐소드, 에노드, 게이트 전극을 보다 더 뾰족하게 만들 수도 있다. 기존의 CMOS 공정과 양립성을 고려하고, 몇 장의 마스크를 추가하여 미세 진공(micro vacuum) 소자의 구조 및 방법을 사용할 수 있다. 이러한 방법을 멀티 팁으로 구현할 수 있으며, 이는 전류의 크기를 키울 수 있는 장점이 있다.