일반기술

비아홀들을 구비한 다층웨이퍼구조 및 이를 이용한 패키지 방법

본 기술은 다수 개의 웨이퍼가 적층되는 다층웨이퍼구조에서 적층되는 웨이퍼는 각각 다이싱공정에서 사용되는 절단선(scribe line)을 따라 마이크로단위의 클리어홀(clear hole)이 웨이퍼의 상부면과 하부면을 관통하도록 형성되고, 적층되는 웨이퍼 가운데 최하층 웨이퍼의 하부면은 패시베이션(passivation) 처리 후 폴리이미드(polyimide) 코팅 처리되고, 웨이퍼의 적층이 완료된 후 상기 절단선의 내측에 형성되며 적층된 웨이퍼의 최상층 상부면과 최하층 폴리이미드 코팅층을 관통하는 비아홀(via hole)이 구비되고, 비하홀의 내주면을 따라 웨이퍼의 최상층에서 폴리이미드 코팅층의 표면에 도달하는 금속회로가 구비된다.본 기술의 경우 최상층 웨이퍼에서만 패시베이션, 패드오픈 및 폴리이미드 코팅 작업이 이루어지는 바 종래와 같은 소모적인 공정을 제거할 수 있어 생산원가의 절감과 공정의 단순화가 가능해지면서 대량 생산이 가능하고 웨이퍼들의 스태킹 과정에서 접착재는 클리어홀들에서의 모세관 현상 및 웨이퍼 사이의 압착력에 의해 클리어홀에 스며들게 되고, 클리어홀에 채워 진 접착재에 의해 웨이퍼 사이의 접착력이 강해지는 반면 접착재가 차지하는 두께는 감소하여 전체적인 패킺 두께가 상대적으로 얇아지게 되어 최종 제품의 경박단소화가 가능해지고 웨이퍼의 다이싱 과정에서 접착재에 의해 상당부분 흡수되어 웨이퍼의 손상을 방지하고 칩들이 와이어 없이 솔더볼에 의해 기판과 바로 연결되어 도체의 길이를 감소기켜 정보처리 속도가 빨라질 수 있고 접착재가 최소화 되어 접착재로 인해 칩표면에 발생할 수 있는 패시베이션 크랙 등을 예방할 수 있어 신뢰성도 향상시킬 수 있다 .