일반기술

단일 폴리 이이피롬 및 그 제조 방법

* 구성 및 원리 본 기술은 이이피롬(EEPROM)에 관한 것으로, 보다 상세하게는 엠아이엠(MIM) 캐패시터 형태의 컨트롤 게이트가 플로팅 게이트 영역 상부에 적층되거나 플로팅 게이트에 수평하게 형성되는 단일 폴리 이이피롬(EEPROM) 및 그 제조 방법에 관한 것이다. 본 기술의 구성은 다음과 같다. 모스 트랜지스터 형태의 플로팅 게이트와, 이 플로팅 게이트에 캐패시터 커플링에 의해 고전압을 인가하는 컨트롤 게이트가 설치되는 단일 폴리 이이피롬을 제조할 때에, 컨트롤 게이트를 플로팅 게이트가 형성된 영역의 상부에 적층형으로 형성하되 컨트롤 게이트는 엠아이엠 캐패시터 형태로 형성한다. * 기술개발 배경 컨트롤 게이트가 반도체 기판 상에 구현될 때 반도체 기판과 컨트롤 게이트와 기판 사이의 접합에서 역방향 누설 전류가 발생하게 되고, 그로 인해 컨트롤 게이트의 전압 차징 효율이 저하되어, 결국 차징 타임 증가로 인한 프로그램 및 읽기 동작 시간이 지연되는 단점이 있었다. 뿐만 아니라, 컨트롤 게이트가 반도체 기판 상에 구현되므로 기판을 통해 주변의 로직 소자 또는 CMOS 소자들에 의해 기인한 외부 노이즈에 영향을 받아 소자가 오작동 하거나 소자의 신뢰성이 저하되는 문제점도 있었다.본 기술은 이러한 문제점을 해결하기 위하여 개발되었다.* 적용제품 및 관련시장 본 기술의 단일 폴리 이이피롬은 비휘발성 메모리 소자로, 컴퓨터에 내장되거나 각종 휴대용 전자기기, MP3, PDA 등에 적용되어 있으며 향후 그 적용범위는 증가될 것으로 예상된다. * 특징 및 장점 본 기술은 다음과 같은 특징 및 장점이 있다. 첫째, 단일 폴리 이이피롬(EEPROM)의 플로팅 게이트는 MOSFET으로 구성하고 MOSFET의 상부에 MIM 캐패시터 형태로 컨트롤 게이트를 적층함으로써 셀 면적을 감소시킬 수 있으므로 집적도를 향상시킬 수 있다. 둘째, 반도체 기판에 직접 캐패시터를 형성하지 않음에 따라 주변 소자들에 의해 기인한 외부 노이즈에 의한 간섭을 방지하여 소자의 신뢰성을 향상시킬 수 있는 이점이 있다. 셋째, 컨트롤 게이트를 플로팅 게이트 상부 또는 반도체 기판에 MIM 캐패시터 형태로 형성함에 따라 기판과 컨트롤 게이트 사이의 자체 캐패시턴스 및 저항 성분이 종래의 기술에 비해 현격히 감소함에 따라 프로그램 및 읽기 동작 속도를 개선할 수 있다. 넷째, 컨트롤 게이트 하부 기판에 깊은 접합을 형성하지 않아 기판으로의 전류 패스 현상이 발생하지 않음에 따라 소거 동작시에 컨트롤 게이트에 음(-) 전압(negative voltage)을 인가할수 있으므로, NOR 어레이 구성을 함에 있어서 과-소거 된 셀의 복구 및 테스트가 용이한 이점이 있다