일반기술

쇼트키 장벽 전계효과 트랜지스터 및 그 제조방법

본 발명은 기판과 기판상에 쇼트키 장벽으로 형성되는 소스 및 드레인과 소스 및 드레인을 감싸며 기판상에 형성되는 게이트 유전체층과 게이트 유정체층 상에 형성되는 게이트를 포함하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터 및 그 제조방법을 제안한다. 본 발명은 전계효과 트랜지스터 및 그 제조방법에 관한 것으로 기판위에 형성된 소스/드레인을 쇼트키 장벽으로 하여 도핑하지 않아도 되고, 대기상태에서는 전력소모가 거의 없는 정상 오프형 쇼트키 장벽 전계효과 트렌지스터 및 그 제조 방법에 관한 것이다. 본 발명에 따른 쇼트키 장벽FET 및 그 제조방법은 , 기판위에 형성된 소스/드레인을 쇼트키장벽으로 하여 별도의 도핑 공정을 필요로 하지 않으며, 대기상태에서는 차단전류가 수 nA 수준으로 전력소모가 거의 없는 정상 오프형 FET를 제공할 수 있다. 또한 FET의 기판으로 GaN 반도체를 이용하여 고출력,고주파 전자소자로의 활용을 극대화 시킬 수 있다. 또한 GaN 반도체의 이온 주입과 1500℃ 이상에서의 활성화 공정을 배제할 수 있어 제조공정이 보다 간소화되고, 용이하게 할 수 있다. 또한 CMOS 기술에서 나타나는 DIBL문제를 완화시킬 수 있게 한다. 또한 기판으로 Si를 이용할 경우, 반도체의 대형화 추세에 탄력적으로 적응할 수 있고, 저비용으로 구현할 수 있게 한다.