일반기술

잉여 숫자 시스템 수를 위한 패리티 체킹 방법 및 장치

본 발명의 목적은 RNS수들에 대한 연산 중심의 알고리즘들을 빠르게 처리하기 위한 고속 패리티 체킹 장치 및 방법을 제공하는 것을 그 목적으로 한다. 또한 본 발명의 다른 목적은 고속의 모듈라 곱셈과 보다 큰 동적 범위를 제공하기 위한 RNS 모듈러스 집합구조를 제공하는 것이다. 또한 본 발명은 고속의 모듈라 곱셈과 보다 큰 동적 범위를 제공하기 위한 RNS모듈러스 집합구조를 제공할 수 있다. CRT에 기반된 부호 검출 및 residue 디코딩에 관련된 효과적인 구현 방법이다. 본 발명은 RNS 수들에 대한 연산 중심의 알고리즘들을 빠르게 처리하기 위한 고속 패리티 체킹 장치 및 방법을 제공할 수 있다. 또한 본 발명은 고속의 모듈라 곱셈과 보다 큰 동적 범위를 제공하기 위한 RNS모듈러스 집합구조를 제공할 수 있다. 본 발명은 새로운 모듈러스 set와 몽고메리 디럭션 방법으로 빠르고 단순하게 패리티 체킹을 할 수 있다. 기존에 나와 있지 않는, 몽고메리 리덕션 방법에 기반된 residue number들을 위한 빠르고 단순한 알고리즘 및 그 알고리즘에 기반된 패리티 체크기를 위한 하드웨어 구조를 제시 했다.