일반기술

터보 코드용 인코더 및 디코더

본 기술은 터보 코드의 인코더에 있어서, 인코딩될 비트들을 소정 개수의 블록으로 분할하고, 블록 내 비트들에 대한 패러티 비트를 추가하는 패러티 비트 삽입부와; 상기 패러티 비트 삽입부로부터 제공되는 블록 내 비트들을 부호화하여 제 1 잉여 비트로 출력하는 제 1 부호화부와; 상기 패러티 비트 삽입부로부터 제공되는 블럭 내 비트들을 인터리빙하는 인터리버와; 상기 인터리빙된 블록 내 비트들을 부호화하여 제 2 잉여 비트로 출력하는 제 2 부호화부와; 상기 패러티 비트 삽입부의 블록 내 비트, 상기 제 1 및 제 2 부호화부의 비트들을 멀티플렉싱하여 출력하는 멀티플렉서를 구비하는 터보 코드용 인코더에 관한 것이다.본 기술은 터보 코드용 인코더 및 디코더에 관한 것으로서, 종래의 디코더는 블록 단위의 터보 코드를 반복 복호하는 반복 횟수가 기설정되어 있으나, 본 기술에서는 인코더 측에서 터보 코드의 블록에 대한 패러티 비트를 포함시켜 부호하여 전송하고, 디코더 측에서는 복호된 패러티 비트를 이용하여 복호된 블록의 에러 여부를 판단하여 해당 블록에 대한 복호의 반복 여부를 결정한다. ; 즉, 본 기술에서는 터보 코드에 대한 복호 과정의 반복 횟수가 설정되는 것이 아니라 임의로 부가한 패러티 비트를 이용하여 해당 블록에 대한 복호의 에러 여부를 판단하여 복호 과정의 재 수행 여부를 결정함으로써 복호 과정이 고속으로 수행되며, 복호 과정에 따른 전력 소비가 적다는 효과가 있다.