일반기술

저 전압용 발룬 회로

본 기술은 두 부하 저항기의 각각의 일 단에 전압이 공급되고 상기 두 부하 저항기의 각각의 타 단에 각각의 베이스가 서로 연결된 각각의 제 1, 제 2 트랜지스터의 각 콜렉터에 각각 접속되며, 상기 제 1, 제 2 트랜지스터의 각각의 에미터에 각각의 베이스가 서로 연결되는 동시에 각각의 에미터가 접지된 각각의 제 3, 제 4 트랜지스터의 콜렉터에 각각 연결되고 상기 제 1, 제 2 트랜지스터의 베이스에 바이어스 전압이 제공되며, 상기 제 3, 제 4 트랜지스터의 베이스에 바이어스 전류가 제공되는 발룬 회로에 있어서: 상기 제 4 트랜지스터의 콜렉터에 교류 전압 신호를 입력하기 위한 직류 차단용 결합 캐패시터가 연결되며; 상기 제 4 트랜지스터의 콜렉터와 베이스 사이에 직류 차단용 결합 캐패시터가 연결되어 상기 제 3, 제 4 트랜지스터의 콜렉터 전압을 상기 제 3, 제 4 트랜지스터의 베이스 전압보다 낮게 가져갈 수 있도록 하는 것을 특징으로 하는 저 전압용 발룬 회로에 관한 것이다.본 기술은 아날로그 집적 회로(analog integrated circuit)에 속하는 분야로서 인가되는 전압 신호를 증폭하여 180°위상차를 갖는 차동 전압 신호(differential voltage signal)를 출력하는 싱글엔드 입력 증폭기(single-ended input amplifier)의 회로에 관한 것이다. 종래의 기술에 따른 도 2에 요구되는 공급 전압(VCC)은 상당히 커야 하는 문제점이 있다. 즉, "바이어스 전압(VBIAS) = 2*VBE"를 만족해야 하기 때문에, 공급 전압(VCC)의 최소값을 제한하는 요인이 된다. 이에, 본 기술에서는 바이폴라 트랜지스터(Q2)의 콜렉터와 베이스 사이에 직류 차단용 결합 캐패시터(CC1)를 접속하여 바이폴라 트랜지스터(Q2)의 직류와 교류를 분리시킨다. 따라서, 바이폴라 트랜지스터(Q1, Q2)의 콜렉터 전압을 바이폴라 트랜지스터(Q1, Q2)의 베이스 전압보다 낮게 가져갈 수 있게 한다. 따라서 2*VBE 보다 낮은 바이어스 전압(VBIAS)에서 동작 가능하게 한다. 즉, 직류 차단용 결합 캐패시터(CC1)는 교류적으로 단락 된 것과 같은 동작을 함으로써 동작 전압을 더욱 낮출 수 있으므로 보다 낮은 전압에서 사용할 수 있기 때문에, 전력 손실을 줄일 수 있고 보다 낮은 전압에서 활용 가능하게 함으로써 최근의 RF 및 아날로그 집적회로의 기술 추세에 적절한 회로구조이다.