일반기술

실리콘 단전자 기억 소자의 제작 방법

본 기술은 실리콘 단전자 기억 소자의 제작방법에 있어서, 절연층 매몰 실리콘(SOI) 기판 위에 산화막을 형성하고, 상기 산화막 위에 반도체 층을 형성하며, 상기 형성된 반도체 층 위에 포토 레지스트 패턴을 형성하며, 상기 포트 레지스트 패턴을 이용하여 상기 반도체 층을 식각하여 소오스 및 드레인간의 활성 영역을 형성하는 단계; 상기 형성된 활성 영역 위에 전자빔 레지스트 패턴을 이용하여 활성 영역을 식각하여 서브 마이크론 이하의 크기를 갖는 채널층을 형성한 후, 상기 전자빔 레지스트 패턴을 제거한 기판 전면에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막이 형성된 기판 전면에 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 마스크로 하여 상기 포토 레지스트 패턴 양측의 활성 영역으로 불순물 이온을 주입하여, 소오스 및 드레인을 형성하는 단계; 상기 전자빔 레지스트를 이용하여 상기 포트 레지스트 패턴 양측에 실리콘 나노 세선 패드를 형성한 후, 상기 형성된 실리콘 나노 세선 패드에 수직으로 교차시켜 두 번째 실리콘 나노 세선들을 형성하는 단계; 상기 두 번째 실리콘 나노 세선들을 교차시켜 형성한 후, 열 산화 공정을 통해 게이트 산화막을 적층시켜 터널 접합을 갖는 부유 게이트들을 형성하는 단계; 상기 포토 레지스트를 이용하여 소오스 및 드레인의 일부가 노출되도록 상기 게이트 산화막을 식각하여 접촉창을 형성하고, 상기 접촉창에 매립되도록 게이트 산화막 위에 알루미늄을 증착한 후, 상기 포토 레지스트 패턴을 제거하여 소오스 패드 및 드레인 패드를 각각 형성하는 단계; 상기 형성된 기판 전면의 포토 레지스트 패턴에 매립되게 금속막을 증착하고, 상기 포토 레지스트를 제거하여 금속 게이트 및 패드를 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 단전자 기억 소자의 제작방법에 관한 것이다.본 기술은 실리콘 단전자 기억 소자의 제작방법에 관한 것으로, 절연층 매몰 실리콘(SOI) 기판 위에 산화막을 형성하며, 산화막 위에 반도체 층을 형성한 후, 형성된 반도체 층을 식각하여 소오스 및 드레인간의 활성 영역을 형성한다. 이후, 활성 영역 위에 전자빔 레지스트 패턴을 이용하여 활성 영역을 식각하여 채널층을 형성한 후, 전자빔 레지스트 패턴을 제거한 기판 전면에 게이트 산화막을 형성한다. 이후, 형성된 기판 전면에 포토 레지스트 패턴을 마스크로 하여 포토 레지스트 패턴 양측의 활성 영역으로 불순물 이온을 주입하여, 소오스 및 드레인을 형성한다. 다음으로, 전자빔 레지스트를 이용하여 포트 레지스트 패턴 양측에 실리콘 나노 세선 패드를 형성한 후, 형성된 실리콘 나노 세선 패드에 수직으로 교차시켜 두 번째 실리콘 나노 세선들을 형성하며, 형성된 실리콘 나노 세선들을 교차시켜 형성한 후, 열 산화 공정을 통해 게이트 산화막을 적층시켜 터널 접합을 갖는 부유 게이트들을 형성한다. 이후, 포토 레지스트를 이용하여 소오스 및 드레인의 일부가 노출되도록 게이트 산화막을 식각하여 접촉창을 형성하고, 접촉창에 매립되도록 게이트 산화막 위에 알루미늄을 증착한 후, 포토 레지스트 패턴을 제거하여 소오스 패드 및 드레인 패드를 각각 형성하며, 형성된 기판 전면의 포토 레지스트 패턴에 매립되게 금속막을 증착하고, 포토 레지스트를 제거하여 금속 게이트 및 패드를 동시에 형성한다.