일반기술

10Gb/s CMOS CDR/DEMUX IC 설계 기술

본 기술은 10Gb/s CMOS CDR/DEMUX IC 설계 기술임. 본 기술은 주로 10Gb/s 의 고속 데이터를 처리하는 혼성모드 신호 처리 회로 설계 기술임.본 기술은 특히 10Gb/s 과 같이 고속으로 동작하는 CDR 을 CMOS 공정으로 구현하기 위하여, 새로 제안 및 개발한 1/4 속도를 갖는 위상검출기, 클럭 발생기 및 그에 따른 부수적인 회로들을 기반으로 10Gb/s CMOS CDR/DEMUX IC 를 설계하는 기술임.기술이전의 범위① 10Gb/s CDR/DEMUX IC 의 설계도면② 10Gb/s CDR/DEMUX IC 의 레이아웃③ 10Gb/s CDR/DEMUX IC 의 검증보드 설계도면④10Gb/s CDR/DEMUX IC 의 검증보드 레이아웃응용 및 활용분야300 핀 MSA transponder module 에 응용SONET OC-192, SDH STM-64, 10Gbit Ethernet to SFI-4 SERDES 에 응용본 기술을 응용할 경우, 상기 광 통신 모듈에서 뿐만 아니라, 고속 CDR 이 필요한 전분야 (예를 들어, 광 저장 장치, 캐이블 통신, 칩간 직렬 통신, 온칩 네트워크 등등) 에 다양하게 사용 가능함.기존(선행)기술과 비교하여 유리한 점 -기존의 기술은 10Gb/s 속도로 동작하는 비선형 위상 검출기 설계 기술에 기반으로 한 CDR 설계 기술임.-본 기술은 10Gb/s 속도의 1/4인 2.5GHz 속도로 동작하는 선형 위상 검출기 설계 기술에 기반으로 한 새로운 CDR 설계 기술임.-따라서, 본 기술은 기존의 기술에 비하여, 낮은 속도의 회로를 사용함으로써, 설계가 용이하고, 전력 소모가 적고, 독창적인 특허에 기반한 설계 기술임. 또한 CDR 루프 특성의 관점에서 보았을 때, 비선형 위상 검출기가 입력 데이터 지터에 따라 루프 이득이 변화되는 문제점을 갖는데 반하여, 선형 위상 검출기는 이러한 문제점을 가지고 있지 않는 장점이 있슴.본 기술은 640mW 의 낮은 전력 소모를 함. (기존의 상용 칩이 750mW 또는 900mW 의 전력 소모를 보임과 비교)