일반기술

고속 아날로그 논리곱 회로 및 이를 적용한 위상 검출기

고속 아날로그 논리곱 회로가 개시된다. 고속 아날로그 논리곱 회로는, 게이트단자 및 제1단자에는 각각 제1입력신호 및 제1전류원의 출력전류가 입력되고 제2단자는 제1공통노드에 연결되는 제1PMOS 트랜지스터, 게이트단자에는 반전된 제 1입력신호가 입력되고 제1단자는 제1PMOS 트랜지스터의 제1단자에 접속되는 제2PMOS 트랜지스터, 게이트단자에는 제2입력신호가 입력되고 제1단자 및 제2단자는 각각 제2PMOS 트랜지스터의 제2단자 및 제1공통노드에 연결되는 제 3PMOS 트랜지스터, 게이트단자에는 반전된 제2입력신호가 입력되고 제1단자 및 제2단자는 각각 제2PMOS 트랜지스터의 제2단자 및 제2공통노드에 연결되는 제4PMOS 트랜지스터, 게이트단자에는 제2입력신호가 입력되고 제1단자는 제1 공통노드에 연결되는 제1NMOS 트랜지스터, 게이트단자에는 반전된 제2입력신호가 입력되고 제1단자 및 제2단자는 각각 제2공통노드 및 제1NMOS 트랜지스터의 제2단자에 연결되는 제2NMOS 트랜지스터, 게이트단자에는 제1입력신호가 입력되고 제1단자 및 제2단자는 각각 제1PMOS 트랜지스터의 제2단자 및 제2전류원에 연결되는 제3NMOS 트랜지스터, 게이트단자에는 반전된 제1입력신호가 입력되고, 제1단자 및 제2단자는 각각 제2공통노드 및 제2전류원에 연결되는 제 4NMOS 트랜지스터, 일단은 소정의 전압레벨의 직류전원에 연결되고 타단은 각각 제1공통노드 및 제2공통노드에 연결되는 복수의 저항을 갖는다.본 발명에 따른 고속 아날로그 논리곱 회로에 의하면, 바이폴라 구동기의 형태를 사용함으로써 기논리곱 회로의 출력신호의 주파수나 스윙폭의 동작범위에 제한을 받지 않으며, 논리곱 회로의 소비전력을 절감시킬 수 있다.본 발명에 따른 고속 아날로그 논리곱 회로에 의하면, 바이폴라 구동기의 형태를 사용함으로써 기논리곱 회로의 출력신호의 주파수나 스윙폭의 동작범위에 제한을 받지 않으며, 논리곱 회로의 소비전력을 절감시킬 수 있다.