일반기술

입력 신호 듀티비에 무관한 디지털 클럭신호 발생장치 및방법

입력 신호 듀티비에 무관한 디지털 클럭신호 발생 장치 및 방법이 개시된다. 그 디지털 클럭신호 발생 장치는 클럭신호를 지연시켜 복수개의 다른 위상을 갖는 클럭신호들을 발생시키는 클럭신호지연부; 상기 지연된 클럭신호들의 위상들을 플립플롭의 상승에지에서 디지털 값으로 검출하는 디지타이저; 상기 디지타이저의 출력신호 값들이 서로 다른 디지털 값으로 천이되는 클럭에지를 검출하여 선택신호를 생성하는 선택신호생성부; 및 상기 선택신호를 이용하여 상기 클럭신호지연부에서 발생된 위상이 다른 지연신호들 중 소정의 신호를 선택하여 출력하는 선택부를 포함하는 것을 특징으로 한다.본 발명에 의하면, 저전압에서 고속동작을 하는 마이크로프로세서의 전력 소모를 줄일 수 있으며, 많은 저전력 SOC 제품에 응용될 수 있다. 또한 락킹시간, 면적, 전력소모 면에서 종래 기술에 비해 매우 우수하며, 입력 신호의 듀티비가 50%가 아닌 신호가 들어오더라도 정확히 지연된 출력을 만들어 낼 수 있다.본 발명에 의한 입력신호의 듀티비에 무관한 클럭신호 발생장치에 의하면 저전압에서 고속동작을 하는 마이크로프로세서의 전력 소모를 줄일 수 있다.또한 본 발명은 고속 디지털 시스템에서 파워다운 모드에서 활성모드로 넘어갈 때 곧바로 클럭을 공급해서 시스템 레벨에서 전력소모를 줄이는 데 큰 역할을 하므로 많은 저전력 SOC 제품에 응용되어져 사용되어 시장성도 크다 할 수 있다.또한 종래 디지털 클럭 발생기의 경우 락킹하는 데 걸리는 시간이 8주기이나 본 발명에 의하면 두 주기만에 락킹(locking)이 된다. 또한 종래의 경우 면적이나 전력소모의 경우도 0.11um공정을 사용하였음에도 불구하고 본 발명에 의한 디지털 클럭 발생기 보다 각각 7배, 1.5배정도 크다. 따라서 본 발명은 질적으로 보면 락킹시간, 면적, 전력소모 면에서 종래 기술에 비해 매우 우수하다. 또한 입력 신호의 듀티비가 50%가 아닌 신호가 들어오더라도 정확히 지연된 출력을 만들어 낼 수 있고 전압, 공정 및 온도의 변화에 대해 3%오차 범위 내에서 동작하여 기존의 다른 클럭 발생기에서의 높은 오차율을 보완하였다.본 발명에 의한 디지털 클럭 발생장치는 저전압에서 고속 동작을 하는 마이크로프로세서의 전력 소모를 줄이는데 매우 유용하게 사용될 수 있다. 우선 저전압에서 동작하는 데 한계가 있는 아날로그 회로를 대체할 디지털 지연셀을 제공하고 있으며, 입력신호의 듀티비에 무관하게 정확한 위상을 만들어 낼 수 있다.또한 본 발명에 의한 클럭발생 장치는 저전력 SOC에 바로 응용될 수 있다. 경제적 관점에서 보면 저전력 SOC나 고속 마이크로프로세서, 클럭/데이터 복원기 등에 널리 응용되어 질 수 있으므로 경제성 또한 매우 크다.이로 인해, 고성능 마이크로프로세서에서 다상의 클럭을 만드는데 사용하거나 파워 다운 모드에서 활성모드로 변환시키는데 필요한 고속 락킹이 가능한 클럭 발생기로 활용하고 고성능 메모리의 인터페이스 부분에서 skew를 맞추는데 사용할 수 다. 또한 SERDES(Ethernet, 휴대폰용 MDDI, SONET)등의 클럭발생기로 사용할 수 있다. 본 발명은 경제적 관점에서 보면 저전력 SOC나 고속 마이크로프로세서, 클럭/데이터 복원기등에 널리 응용되어 질 수 있으므로 경제성 또한 매우 크다할 수 있다.