일반기술

래치 및 이를 구비하는 플립플롭

래치와 상기 래치를 구비하는 플립플롭이 개시된다. 그 래치는 소정의 펄스신호의 논리값(high 또는low)에 따라 입력신호를 전달하거나 차단시키는 신호전달부, 신호전달부에서 신호전달이 차단되어 있는 동안에 상기 신호전달부의 출력단을 프리차지(precharge)시키는 프리차지부, 신호전달부에서 신호전달이 되는 경우, 상기 입력신호를 출력단으로 전달하고 신호전달부에서 신호전달이 차단되는 경우에는 이전 신호를 그대로 유지하는 래치부를 구비함을 특징으로 한다.본 발명에 의하면, 단순한 구조를 가지며 적은 전력을 소비하고, 적은 입력-출력 지연시간을 갖는 장점이 있다. 또한 입력 신호를 전달하는 NMOS트랜지스터의 출력단을 프리차지시켜 낮은 전원전압 하에서도 NMOS트랜지스터의 구동능력이 떨어지는 것을 막아준다.본 발명에 따른 PSPL, 이를 이용한 플립플롭은 단순한 구조를 가지며 적은 전력을 소비하고, 적은 입력-출력 지연시간을 갖는 장점이 있다. 또한 PMOS트랜지스터(219)가 프리차지 되어 낮은 전원전압 하에서도 상기 NMOS트랜지스터(213)의 구동능력이 떨어지는 것을 막아준다.또한 펄스트 클럭을 사용하여 래치 한 단만으로 플립플롭 동작을 하며, Floating 노드도 제거되어 잡음의 영향이 줄어들었다. 따라서 고속 디지털 회로에 많이 사용되는 플립플롭을 개선시킴으로서 시스템 레벨에서 전력소모를 줄이는데 큰 역할을 하므로 많은 저전력 SOC 제품에 응용가능하며, 시장성도 크다 할 수 있다.