일반기술

선형뺄셈기를 이용한 저전력 전압 증폭기 및 이를 이용한아날로그-디지털 변환기

선형뺄셈기를 이용한 저전력 전압 증폭기 및 이를 이용한 아날로그-디지털 변환기가 개시된다. 그 저전력 전압 증폭기는 두 개의 입력단자를 가지며, 두 입력단자의 신호의 차를 출력하되, 두 입력단자 중 하나는 전원전압과 연결되고 다른 하나는 제1입력신호와 연결되는 선형뺄셈기; 제2입력신호와 연결되는 게이트 단자, 접지와 연결되는 드레인단자, 및 출력신호와 연결되는 소스단자를 구비하며, 벌크노드가 그 소스단자에 연결되는 제1PMOS 트랜지스터; 및 선형뺄셈기의 출력단자와 연결되는 게이트 단자, 전원전압과 연결되는 소스 단자 및 제1PMOS 트랜지스터의 소스단자와 연결되는 드레인 단자를 구비하며, 벌크노드가 그 소스 단자와 연결되며, 제1PMOS트랜지스터의 소스-게이트 전압과 동일한 소스-게이트 전압을 갖는 제2PMOS 트랜지스터를 포함함을 특징으로 한다. 본 발명에 의하면, 전력소모와 차지하는 면적을 효과적으로 줄일 수 있다. 특히 상기 저전력 전압증폭기를 이용한 아날로그-디지털 변환기에 의하면, 파이프라인 아날로그-디지털 변환기의 각 단에 종래의 연산증폭기를 이용한 잔여증폭기 대신 본 발명에 의한 선형뺄셈기를 이용한 전압증폭기를 이용할 경우, 전력소모와 칩 면적을 효과적으로 줄일 수 있다.본 발명에 따른 선형뺄셈기를 이용한 저전력 전압 증폭기에 의하면, 전력소모와 차지하는 면적을 효과적으로 줄일 수 있다. 특히 상기 저전력 전압증폭기를 이용한 아날로그-디지털 변환기에 의하면, 파이프라인 아날로그-디지털 변환기의 각 단에 종래의 연산증폭기를 이용한 잔여증폭기 대신 본 발명에 의한 선형뺄셈기를 이용한 전압증폭기를 이용할 경우, 전력소모와 칩 면적을 효과적으로 줄일 수 있다.본 발명에 따른 선형뺄셈기를 이용한 저전력 전압 증폭기에 의하면, 전력소모와 차지하는 면적을 효과적으로 줄일 수 있다. 특히 상기 저전력 전압증폭기를 이용한 아날로그-디지털 변환기에 의하면, 파이프라인 아날로그-디지털 변환기의 각 단에 종래의 연산증폭기를 이용한 잔여증폭기 대신 본 발명에 의한 선형뺄셈기를 이용한 전압증폭기를 이용할 경우, 전력소모와 칩 면적을 효과적으로 줄일 수 있다.