일반기술

칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법 및 그 장치

* 주요 내용본 발명은 적응형 부분 병렬 간섭 제거 방법 및 그 장치에 관한 것으로, 특히 DS/CDM 위성 DMB 시스템에서의 칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법 및 그 장치에 관한 것이다.* 고안배경디지털 시스템 E의 송신기에 대해서 살펴보면, 방송국 별로 자신의 프로그램을 독립적으로 방송하기 위해 서로 다른 직교 확산 코드를 사용하며, 파일럿 채널을 통해 수신기와 동기를 일치시키고 제어 데이터를 전송한다. 채널 부호는 외부호로 리드 솔로몬 부호를, 내부호로 길쌈 부호를 사용한 연접부호를 사용한다. 외부호는 전송 채널용과 파일럿 채널용으로 구분되는데, 전송채널은 RS에서 51 bytes를 제거시킨 RS을 사용하고 파일럿 채널은 RS을 사용하여 각각 최대 8 bytes의 오류정정 능력을 갖는다. 내부호의 길쌈 부호는 구속장 7을 사용하고 모부호율이 1/2인 부호화 출력에 대하여 펑춰링(punturing)을 통하여 2/3, 3/4, 5/6, 7/8의 가변 부호율을 만든다. 바이트 인터리버는 전송채널 및 파일럿 채널 모두 바이트 단위로 주기가 12인 길쌈 인터리버를 사용하며, 전송신호의 비트 인터리버는 비트 단위로 주기가 51인 분할형 Convolutional 인터리버를 사용한다.그러나 DS/CDM-QPSK 신호는 수신환경이 열악한 도심지 환경이나 음영지역에서는 다중 경로 페이딩에 의해 방송채널 부호간에 직교성이 상실되어 다중 접속 간섭(MAI)이 증가되므로, 채널용량 및 BER(Bit Error Rate) 성능을 저하시키는 문제점이 있다. 또한, 위성 DMB 신호를 수신하기 위해 현재 사용되고 있는 레이크(Rake) 수신기는 구현이 간단하면서, 다중 경로에 의한 수신 다이버시티 성능을 얻을 수 있는 장점이 있지만, 다중 접속 간섭은 제거할 수 없기 때문에 실제 운용 가능한 채널용량과 이론적인 채널용량 사이에 큰 격차가 발생하는 문제점이 있다.* 구성다중 경로 채널에서 다중 접속 간섭을 제거하기 위한 하향 링크상의 수신기에서 수행되는 병렬 간섭 제거 방법에 있어서, (a) 상기 하향 링크의 수신기에 포함된 칩 등화기에서 상기 다중 경로 채널에서 수신한 신호를 필터링하여 제1추정 신호를 출력하는 단계; (b) 역확산 검출부에서 수신한 상기 제1추정 신호에 대하여 역확산하여 각 채널별 신호를 검출하는 단계; (c) 재확산부에서 상기 역확산된 신호를 재확산하는 단계; (d) 간섭 신호 합산부에서 상기 재확산된 채널별 신호를 합산하여 제2추정 신호를 생성하는 단계; (e) 간섭 신호 제거부에서 상기 제1추정 신호로부터 상기 제2추정 신호를 제거하여 재생될 제3추정 신호를 생성하는 단계; 및 (f) 재생 신호 검출부에서 상기 재생될 제3추정 신호를 검출하는 단계를 포함하는 것을 특징으로 하는 칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법.* 과제본 발명의 목적은 병렬 간섭 제거기 입력단에서 칩 등화기를 사용함으로써 다중 접속 간섭을 제거할 수 있는 칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법 및 그 장치를 제시하는데 있다. 본 발명의 다른 목적은 다중 접속 간섭을 제거함으로써 수신 BER 성능이 개선되며, 잠재적인 채널 용량을 늘릴 수 있는 칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법 및 그 장치를 제시하는데 있다.본 발명의 또 다른 목적은 역확산 검출부의 수를 줄임으로써 하드웨어의 복잡도를 낮게 할 수 있는 칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법 및 그 장치를 제시하는데 있다.* 효과본 발명에 따른 칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법 및 그 장치는 병렬 간섭 제거기 입력단에서 칩 등화기를 사용함으로써 다중 접속 간섭을 제거할 수 있다. 또한, 본 발명에 따른 칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법 및 그 장치는 다중 접속 간섭을 제거함으로써 수신 BER 성능이 개선되며, 잠재적인 채널 용량을 늘릴 수 있다. 또한, 본 발명에 따른 칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법 및 그 장치는 역확산 검출부의 수를 줄임으로써 하드웨어의 복잡도를 낮게 할 수 있다.