일반기술

철도신호장비 시리얼데이터 통신감시시스템

시리얼 데이터의 송신-CPU에서는 일반 UART를 제어하는 방식으로 철도신호장비 시리얼 데이터통신 칩에 내장된 UART에 송신데이터를 전송한다. 칩 내부의 UART는 미리 입력된 데이터 테이블에 송신하려는 데이터가 존재하는지를 검사한 후 시리얼 어댑터를 사용하여 데이터를 송신한다. 이때 송신출력이 이중화된 어댑터의 수신입력으로 연결되어 송신된 데이터가 시스템 내부로 다시 궤환된다. 이 데이터는 다시 UART를 거쳐 병렬데이터로 변환 후에 내부버퍼에 저장된 송신데이터와 비교하는 과정을 거친다. 궤환된 데이터가 송신한 데이터와 상이할 경우에 시리얼 어댑터의 결함으로 간주하여 시스템이 고장정보를 전송한다.일반적인 시리얼 데이터통신에서는 1Byte 단위의 시리얼 데이터를 붙여서 약128Byte 정도씩 전송을 한다. 이러한 전문약식을 하드웨어 구조로만 설계된 철도신호장비 시리얼 데이터통신 감시회로를 사용하여 각각의 Byte를 고속으로 감시한다. 시리얼 데이터의 수신-외부에서 들어온 데이터는 이중화된 어댑터와 비교기를 거치는 동안 어댑터와 비교기의 결함을 검출하게 된다. 이중화된 어댑터와 비교기에서 동일한 결과로 출력된 시리얼 데이터는 마찬가지로 이중화된 UART를 거쳐 병렬데이터로 변환되며, 변환된 결과값도 비교되어 UART의 결함을 검출하게 된다. 시리얼 데이터의 수신은 물리적인 소자에 해당하는 어댑터의 아날로그적인 특성에 따라 약간의 시간차를 보이게 된다. 따라서 본 회로에 사용된 비교기는 데이터의 시작을 동기화 시키는 하강신호 검출회로(falling edge detector)를 내장하고 있어서 시간차를 고려한 시리얼 데이터의 비교를 가능하게 한다. 이렇게 비교되고 검증된 데이터는 미리 입력된 데이터 테이블에서 데이터가 존재하는 지를 비교하게 된다. 검증이 완료된 데이터는 시스템버스를 통하여 CPU에게 전달된다.하드웨어 논리회로를 사용하여 시리얼 데이터 송수신 하드웨어의 결함검출시간을 최소화 하였다. 송신데이터를 궤환받아 송신한 데이터와 궤환된 데이터를 병렬데이터로 비교하므로 실제로 송신된 데이터를 검증할 수 있다. 하드웨어를 사용하여 데이터의 오류검출 및 정정을 하므로, 시스템의 신뢰성을 향상시키는 역할을 한다. On-Chip화된 모듈설계로 기존의 시리얼 데이터통신회로에 추가하기 용이한 구조이다.본 발명의 철도신호장비 시리얼 데이터통신 감시회로는 시리얼 데이터 통신이외에 이더넷통신에도 응용이 가능하며, 철도신호장비 이외에 데이터의 포맷이 표준화되어있는 다른 분야에도 응용이 가능하다.