일반기술

시스템 메모리의 결함검출회로

본 발명은 메모리에서 발생되는 결함을 실시간으로 검출하여 결함 검출시 이중화 메모리를 사용하도록 하는 등의 조치를 취할 수 있게 하여 메모리의 정보가 손상되어 시스템 데이터의 오류로 이어지지 않도록 결함을 검출할 수 있는 시스템 메모리의 결함 검출회로에 관한 것으로, 데이터를 입력받아 저장한 후, 쓰기 제어신호를 받아 상기 데이터를 제1 및 제2 메모리에 저장하는 쓰기버퍼와 상기 쓰기버퍼로부터 데이터를 입력받아 저장하는 제1 및 제2 메모리와 상기 제1 및 제2 메모리로부터 데이터를 읽어들여 두 데이터를 비교하여 두 데이터가 일치하지 않는 경우 불일치 신호를 출력하는 비교부와 상기 비교부에서 출력되는 데이터를 저장하고 인에이블 신호에 의해 상기 저장된 데이터를 출력하는 읽기버퍼로 구성되어 오류검출시 다른 이중화 메모리로부터 정상 데이터를 읽어들이도록 하여 시스템의 정상동작을 보장할 수 있다.본 발명에 의하면 쓰기버퍼, 비교부, 2개의 메모리 및 읽기버퍼를 사용하여 외부의 노이즈에 의한 결함이나 메모리의 물리적 손상으로 인한 데이터의 오류를 하드웨어적으로 검출함으로써 오류검출시 다른 이중화 메모리로부터 정상 데이터를 읽어들이도록 하여 시스템의 정상동작을 보장할 수 있다. 제어기 내부의 메모리에서 발생되는 결함을 허용하여 신뢰성이 높고 안전성이 확보된 제어기를 설계하기 위한 방법으로써 결함허용을 필수사항으로 강제하고 있는 철도신호분야 제어기의 국산화의 핵심기술이다.