일반기술

병렬 스크램블링 시스템

본 기술의 목적은 입력신호를 다중화 하기 전에 입력신호들에 대해 병렬 스크램블링을 수행하여 전송하고 수신측에선 역다중화 후에 병렬 디스크램블링을 하여 원래의 신호를 복원하기 위한 병렬 스크램블링시스템을 제공하는 데 있다. 본 기술은 M-비트(M≥1)인터리브드 병렬 스크램블링을 수행하기 위해, n병렬 신호들을 발생시키는 제1병렬 신호 발생기 및 병렬 신호 발생기로부터의 n병렬 신호들과 n입력신호들에 대해 배타적 OR논리를 수행하기 위한 n 배타적 논리 게이트를 갖추고 있는 제1배타적 OR게이트 회로를 구비한 M-비트 인터리브드 병렬 스크램블러, M-비트 인터리브드 멀티플렉서, 다중화된 신호를 수신하여 M-비트 단위로 역다중화하여 n 역다중화된 신호들을 출력하기 위한 M-비트 인터리브드 디멀티플렉서, 및 M-비틀 인터리브드 병렬 디스크램블링을 수행하여 n 입력 신호들을 복원하기 위해, 제1병렬 신호 발생기와 동일한 구조를 가진 제2병렬 신호 발생기 및 n역다중화된 신호들과 제2병렬 신호 발생기로부터의 n병렬 신호들에 대해 배타적 OR 논리를 수행하기 위한 n 배타적 OR논리 게이트를 갖추고 있는 제2배타적 OR 게이트 회로를 구비한 M-비트 인터리브드 병렬 디스크램블러를구비하고 있는 것을 특징으로 한다.입력신호를 다중화 하기 전에 입력신호들에 대해 병렬 스크램블링을 수행하여 전송하고 수신측에서는 역다중화후에 병렬 디스크램블링을 하여 원래의 신호를 복원하기 위한 병렬 스크램블링시스템을 제공하는데 있다.본 기술은 M-비트 (M≥1) 인터리브드 병렬 스크램블링을 수행하기 위해, n 병렬 신호들을 발생시키는 제1병렬 신호 발생기 및 병렬 신호 발생기로 부터의 n병렬 신호들과 n 입력 신호들에 대해 배타적 OR논리를 수행하기 위한 n 배타적 OR논리 게이트를 갖추고 있는 제1배타적 OR게이트 회로를 구비한 M-비트 인터리브드 병렬 스크램블러, M-비트 인터리브드 병렬 스크램블러를 통해 수신된 신호들을 M-비트 단위로 다중화하여 다중화된 신호를 출력하기 위한 M-비트 인터리브드 멀티플렉서, 다중화된 신호를 수신하여 M-비트 단위로 역다중화하여 n 역다중화된 신호들을 출력하기 위한 M-비트 인터리브드 디멀티플렉서 및 M-비트 인터리브드 병렬 디스크램블링을 수행하여 n입력 신호들을 복원하기 위해, 제1병렬 신호 발생기와 동일한 구조를 가진 제2병렬신호 발생기 및 n역다중화된 신호들과 제2병렬 신호 발생기로 부터의 n병렬 신호들에 대해 배타적 OR논리를 수행하기 위한 n 배타적 OR논리 게이트를 갖추고 있는 제2배타적 OR게이트 회로를 구비한 M-비트 인터리브드 병렬 디스크램블러를 구비하고 있는 것을 특징으로 한다.