일반기술

비터비 디코더

본 기술은 비터비 디코더에 관한 것으로, 특히 스테이트 매트릭 램의 엑세스 횟수를 줄임으로써 전력소모를 줄이는데 적당하도록 한 비터비 디코더에 관한 것이다.하나의 스테이트 매트릭 램을 사용하고, 그 스테이트 매트릭 램의 출력인 프리비어스 스테이트 매트릭을 가산 및 비교연산한 결과인 커런트 스테이트 매트릭이 스테이트 매트릭 램에 저장된 값과 동일한 경우 스테이트 매트릭 램에 저장하지 않음으로써, 회로를 단순화하는 효과와 아울러 스테이트 매트릭 램의 억세스 횟수를 줄여 전체적인 소비전력을 절감하는 효과가 있다.데이터를 입력받아 브랜치 매트릭 연산을 수행하여 출력데이터를 출력하는 입력 및 연산부와 입력 및 연산부의 출력데이터와 귀환되는 프리비어스 스테이트 매트릭을 가산, 비교하고, 선택하여 출력하는 가산 및 비교선택부와 가산 및 비교선택부의 출력데이터를 입력받아 트래이스 백하여 입력데이터의 오류를 검출하고 디코딩하여 출력하는 트래이스 백 및 출력부로 구성되는 비터비 디코더에 있어서, 가산 및 비교선택부는 입력 및 연산부의 출력데이터와 프리비어스 스테이트 매트릭을 가산하고, 그 가산결과인 커런트 스테이트 매트릭을 비교하여 작은 값을 선택적으로 출력하는 제 1, 제 2가산 및 비교선택블록과 제 1, 제 2가산 및 비교선택블록의 비교정보를 입력받아 선택적으로 출력하는 멀티플랙서와 제 1, 제 2가산 및 비교선택블록의 커런트 스테이트 매트릭과 프리비어스 스테이트 매트릭을 비교하여 다른 경우 다시 저장하고, 저장된 값을 프리비어스 스테이트 매트릭으로 하여 제 1, 제 2가산 및 비교선택블록으로 출력하는 스테이트 매트릭 저장부로 구성하여 된 것을 특징으로 한다.