일반기술

디램(DRAM) 액세스 제어 장치

본 기술은 DRAM을 기억장치로 사용한 컴퓨터 시스템에서 DRAM의 데이타 리드/라이트 및 리프레시를 제어하는 장치에 관한 것으로 종래의 DRAM액세스 장치에 의하면 전용제어기를 사용하므로 이를 정확하게 제어하기 위한 다수의 주변 로직회로가 요구되고 전용제어기내에 구비된 여러가지기능의 칩중에서 실제로 사용자가 사용하는 칩의 기능이 제한적으로 비효율적이고 고가의 전용 제어기를 구비해야 되는 등의 문제점을 해결하기 위한 것이다.본 기술은 DRAM로 액세스함에 있어 고가의 전용 IC를 사용하지 않고 PAL을 이용하여 DRAM에 필요한 제어모드를 사용자가 간편하게 로직화하고 고속의 엑세스 타임을 갖는 DRAM제어기를 용이하게 설계하여 효율적인 회로운용과 기기구성의 간소화 및 비용절감을 기할수 있도록한 것으로 DRAM액세스 제어기에 적용한다.프로세서의 출력 신호로 부터 디램 제어 신호 출력을 담당하는 PAL2의 칩 인에이블 신호와 데이터 버퍼의 데이터 전송 방향을 제어하는 방향 선택 신호를 발생시키는 PAL1과, 방향 선택 신호에 따라 프로세서에서 디램 또는 디램에서 프로세서로 데이터를전송하는 데이터 버퍼와, 프로세서의 출력 신호로 부터 디램의 제어 신호와 로우 또는 컬럼 어드레스를 선택하는 어드레스 선택 신호를 출력하는 PAL2 및 PAL2의 출력 신호를 논리 조합하여 디램의 어드레스 제어 신호를 출력하는 로직 게이트와, 어드레스 제어신호의 타이밍을 조절하기 위한 디플립플롭 및 그 출력 신호의 로직 게이트와, 어드레스 선택 신호에 따라 디램의 로우 어드레스 또는 컬럼 어드레스를 선택하는 어드레스 선택기로 구성된다.