일반기술

병렬 스크램블링 시스템

본 기술은 비트 (M≥1) 인터리브드 멀티플렉서/디멀티플렉서를 사용하는 시스템에서의 신호의 병렬 스크램블링 시스템에 관한 것이다.본 기술은 입력 신호를 다중화 하기 전에 입력 신호들에 대해 병렬 스크램블링을 수행하여 전송하고 수신 측에서는 역다중화 후에 병렬 디스크램블링을 하여 원래의 신호를 복원할 수 있다.M-비트(M≥1)인터리브드 병렬 스크램블링을 수행하기 위해, n(n1)병렬 신호들을 발생시키는 제1병렬 신호 발생기 및 상기 병렬 신호 발생기로부터의 n병렬 신호들과 n(n1)입력신호들에 대해 배타적 OR논리를 수행하기 위한 n(n1) 배타적 논리 게이트를 갖추고 있는 제1배타적 OR게이트 회로를 구비한 M-비트 인터리브드 병렬 스크램블러, M-비트 인터리브드 멀티플렉서, 상기 다중화된 신호를 수신하여 M-비트 단위로 역다중화하여 n(n1) 역다중화된 신호들을 출력하기 위한 M-비트 인터리브드 디멀티플렉서, 및 M-비틀 인터리브드 병렬 디스크램블링을 수행하여 상기 n 입력 신호들을 복원하기 위해, 상기 제1병렬 신호 발생기와 동일한 구조를 가진 제2병렬 신호 발생기 및 상기 n역다중화된 신호들과 상기 제2병렬 신호 발생기로부터의 n병렬 신호들에 대해 배타적 OR 논리를 수행하기 위한 n(n1) 배타적 OR논리 게이트를 갖추고 있는 제2배타적 OR 게이트 회로를 구비한 M-비트 인터리브드 병렬 디스크램블러를 구비하고 있는 것을 특징으로 한다.