일반기술

영상 수신 시스템의 비트 동기 보정회로

본 기술은 비트 동기 보정에 관한 것으로 특히, 영상 수신 시스템에 있어서 신호의 전송율을 높이기 위하여 부호의 중간 중간에 펑쳐드된 신호를 수신한 후 위상 및 비트 동기를 보정하므로써 수신데이타의 비터비 복호를 안정되게 수행하는 영상 수신 시스템의 비트 동기 보정 회로에 관한 것이다. 클럭에 따라 QPSK 복조 신호를 저장하여 리드신호에 따라 비트율이 가변된 펑쳐드 부호 신호를 출력하는 선입선출 메모리와, 이 선입선출 메모리의 출력을 위상 보정 신호에 따라 위상의 확정을 보상하는 위상 보정부와, 선입선출 메모리에서 출력된 펑쳐드 부호 신호의 부호율에 일치하도록 클럭을 주파수 변화하는 클럭 변환부와, 이 클럭 변환부의 출력에 따라 위상 보정부의 출력을 입력받아 비터비 복호 알고리즘을 수행할 때 부호 소거 신호에 의해 펑쳐된 부분을 인식하여 복호를 행하므로써 메트릭 계산에 의한 메트릭 값이 기준치보다 커지면 부호의 위상이나 비트 동기가 맞지 않는다고 판단하여 동기 아웃 펄스를 출력하는 비터비 복호부와, 이 비터비 복호부의 동기 아웃 펄스가 입력될 때마다 동기 보정 신호 및 비트 보정 신호를 출력하는 동기 조정부와, 이 동기 조정부의 동기 보정 신호를 연산하여 비터비 복호부에 동기 소거 신호를 출력함과 동시에 선입선출 메모리에 리드신호를 출력하는 디펑쳐 패턴 발생부로 구성된다.본 기술은 종래의 문제점을 해결하기 위하여 영상 수신 시스템의 비트 동기 보정 회로를 창안한 것으로, 비트율을 가변시킨 G1, G2 부호가 비대칭으로 펑쳐될 때 부호율의 직렬 복호 처리와 수십 Mbps의 고속 데이타 처리시에 안정되고 효율적으로 복호를 행하고자 비트 동기를 조정하는데 목적이 있다. 본 기술은 QPSK 복조 신호에 발생한 위상의 불확정성을 제거하는 위상 보정 수단과, 이 위상 보정 수단의 출력을 직렬 데이타로 변환하여 디펑쳐화하는 데이타 변환 수단과, 이 데이타 변환 수단의 서로 다른 2개의 부호율에 맞도록 클럭을 주파수 변환하여 라이트 신호로 출력하는 클럭 변환 수단과, 이 클럭 변환 수단의 출력에 따라 데이타 변환 수단의 출력을 저장하고 리드신호에 따라 저장 데이타를 출력하여 비트율을 가변시키는 선입선출 메모리와, 이 선입선출 메모리의 출력을 입력받아 복호 동작을 수행하고 메트릭 계산에 의해 메트릭 값이 기준치 이상이면 입력 오류도 판단하여 동기 아웃 펄스를 출력하는 비터비 복호 수단과, 이 비터비 복호 수단에서 동기 아웃 펄스가 입력되면 디펑쳐 패턴 발생 수단에 선택 신호를 출력함과 아울러 위상 보정 수단에 위상 보정 신호를 출력하는 동기 조정 수단과, 클럭에 따라 초기화 패턴을 시프트하여 동기 조정 수단의 동기 조정 신호에 따라 선입선출 메모리의 데이타 입출력을 제어하여 디펑쳐 부호의 위상을 보정하는 디펑쳐 패턴 발생 수단으로 이루어진 것을 특징으로 한다.