일반기술

오엘이디 디스플레이 패널의 전극 패턴 형성방법

본 기술은 오엘이디 디스플레이 패널의 전극 패턴 형성방법에 관한 것으로서, 보다 상세하게는 상부 발광형 오엘이디 디스플레이 패널에 있어서 CMP 공정을 이용하여 평탄하게 전극패턴을 형성하는 방법에 관한 것이다. 종래의 기술은 오엘이디 디스플레이 패널에 있어서 보조전극의 역할을 하는 크롬(Cr)이 저항 때문에 각 화소(pixel)간에 불균일한 발광이 일어날 가능성 있으며, 이로 인한 소비전력 상승의 원인이 되기도 한다. 또한, 애노드(anode)역할을 하는 하부전극패턴은 일반적으로 투명전극으로서 ITO(Indium Tin Oxied)와 같은 물질을 이용하여 형성되는데, 이러한 ITO 물질은 거칠기(roughness)가 매우 심해 거친면의 꼭지점 부근에서 전계(electric field)가 집중되어 코로나 효과(Corona effect)가 발생될 우려가 있으며 이는 곧 소자의 불량을 야기하는 문제가 되기도 한다. 본 기술의 목적은, 도금공정과 CMP 공정을 이용하여 보조전극의 배선저항을 낮추고, 매우 평탄한 기판을 확보하여 표면 거칠기에 의한 소자의 불량을 방지할 수 있는 오엘이디 디스플레이 패널의 전극 패턴 형성방법을 제공하는 데에 있다. 본 기술은 제1 실리콘기판 상에 금속막을 형성한 후, 상기 금속막을 식각하여 캐소드라인과 보조전극라인을 형성하는 단계; 제2 실리콘 기판에 화소부분과 보조전극라인이 형성될 부분을 관통 식각하는 단계; 상기 공정을 거친 제1 실리콘기판 및 제2 실리콘 기판을 상기 캐소드라인과 보조전극라인이 노출되도록 접합시키는 단계; 상기 캐소드라인과 보조전극라인이 노출된 상기 제2 실리콘 기판 상에 Cu 도금을 해주는 단계; 및 CMP 공정을 통해 상기 제2 실리콘 기판 보다 높게 형성된 Cu층을 제거해주고 상면을 평탄화해주는 단계를 포함하는 오엘이디 디스플레이 패널의 전극 패턴 형성 방법으로 구성되어 있다. 본 기술의 실시예에 따른 오엘이디 디스플레이 패널의 전극 패턴 형성방법에 의하면 보조전극의 배선저항을 낮출 수 있고, 기판을 평탄하게 확보할 수 있어 소비전력의 줄이는 동시에 기판의 거칠기(roughness)에 의한 소자 불량율을 줄일 수 있는 장점이 있다.