일반기술

사이리스타ㆍ인버터의 게이트펄스제어장치

N-1회째의 샘플링 시간내에서, N회째의 게이트패턴데이터를 마이크로컴퓨터에 의해 입력하여 유지하는 제1의 버퍼와, N-1회째의 샘플링 시간내에, N회째의 게이트패턴데이터의 출력시간에 대응한 계수치가 마이크로 프로세서에서 설정되어, N회째의 샘플링의 개시시기보다 계수를 개시하여 계수설정치에 달한 때에 펄스를 발생하는 제1의 타이머와, 마이크로 컴퓨터의 처리주기를 결정하는 끼워넣기용 펄스를 발생하는 제2의 타이머와, N-1회째의 샘플링 시간내에 입력된 제1의 버퍼의 게이트패턴데이터를 N회째의 샘플링 시간내에 제1의 타이머의 출력펄스에 의해 제2의 버퍼의 게이트패턴데이터를 입력하여 유지하여 출력하는 제3의 버퍼와, N회째의 샘플링 시간내에 게이트패턴데이터의 갱신이 있을 경우에, 제1 또는 제2의 타이머의 적어도 한쪽의 계수오작동에 의해 갱신되지 않을 때에 강제적으로 제2의 버퍼의 게이트패턴데이터를 제3의 버퍼에 입력하여 유지하여 출력하는 강제패턴출력회로를 갖춘다.소프트웨어의 처리의 부담경감과, 게이트패턴의 출력정도를 향상할 수 있으며, 타이머의 오작동에 의한 게이트패턴의 오출력을 방지할 수 있다.