일반기술
오엘이디 패널의 제조방법
본 기술은 오엘이디 패널의 제조방법에 관한 것으로서, 더욱 상세하게는 화소 영역(pixel)의 크기를 다르게 형성함으로써 패널의 상하부 간에 발생하는 휘도차를 보상함과 동시에 패널의 데드 스페이스를 감소시킬 수 있도록 한 오엘이디 패널의 제조방법에 관한 것이다. 종래에는 패널의 스캔라인의 폭을 다르게 하여 라인 간의 전압 드랍(drop)의 차이를 보상해주는 등저항 설계를 하였다. 그러나, 등저항 설계를 하게 되면 패널의 해상도가 커질수록 패널의 데드 스페이스도 그에 따라 커지게 된다. 즉, 전체적인 패널 사이즈가 커지게 된다. 따라서, 패널의 상하부간의 휘도차를 보상함과 동시에 패널의 데드 스페이스를 줄일 수 있는 오엘이디 소자를 제조하는 방법이 요청된다. 본 기술에 따른 오엘이디 패널의 제조방법은, 상기 기판 상에 일 방향으로 복수개의 양전극층을 형성하는 단계; 복수개의 양전극층이 형성된 기판 상에 일부 영역을 노출시켜 일 방향으로 크기가 다른 화소 영역이 차례대로 반복 형성되도록 절연막을 형성하는 단계; 절연막 상에 양전극층과 수직 교차하는 방향으로 복수개의 격벽을 형성하는 단계; 화소 영역의 노출된 양전극층 상에 발광유기물층을 형성하는 단계; 및 발광유기물층 상에 형성되며, 복수개의 격벽 사이에 격벽과 동일한 방향으로 복수개의 음전극층을 형성하는 단계로 구성되어 있다. 본 기술에 의하면, 기판의 일 방향으로 서로 다른 크기를 가지는 화소 영역을 순차적으로 반복 형성함으로써 패널의 상하부 간에 발생하는 휘도차를 보상함과 동시에 패널 상에 존재하는 데드 스페이스를 감소시킬 수 있다. 이에 따라, 전체적인 패널 사이즈도 감소시킬 수 있다.
기술정보
- 기술분류
- 전기·전자 > 기타 전기/전자
- 보유기관
- (주)대우전자
- 기술유형
- 일반기술
- 등록일
- 2007-07-13
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.