일반기술

멀티프로세서 시스템의 메모리 공유 액세스 제어 장치

본 기술은 다수의 프로세서가 동작하는 시스템 보드상에서 하나의 메모리를 두개 이상의 프로세서가 공유하여 액세스할 수 있도록 메모리 액세스를 제어하는 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치에 관한 것이다. 종래에는 메인 프로세서와 서브 프로세서가 서로 독립하여 데이타 처리를 실행 하므로 각각 메인 메모리와 서브 메모리를 구비해야 되며, 이러한 메모리 소자의 증가는 시스템 부피의 증가와 원가 상승의 요인이 되었으며, 메인 프로세서가 메인 메모리의 데이타를 램으로 옮긴 후 섀도우 상태가 되었을 때 메인 메모리부터는 데이타를 전혀 읽어오지 않기 때문에 메모리 사용의 효울이 저하되는 등의 문제점이 있다. 본 기술은 메인 프로세서와 서브 프로세서가 메모리를 공유하게 되므로 회로 구성을 간소화할 수 있고, 일단 메인 프로세서가 메모리 데이터를 램에 옮긴후에는 서브 프로세서가 메모리 액세스를 실행할 수 있으므로 메모리 운용이 효율적으로 이루어질 수 있는 효과가 있다.본 기술은 다수의 프로세서가 데이터 처리를 실행함에 있어, 메모리를 액세스할 때 각 프로세서가 한 메모리를 공유하고, 메인 프로세서에서 공유 메모리의 데이터를 읽어 램에 옮겨놓은 후에는 서브 프로세서가 공유 메모리의 데이터를 액세스 할 수 있도록 함으로써 메모리 소자의 사용을 줄이고, 시스템의 효율적인 메모리 운용을 기할 수 있게 한 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치를 제공함을 목적으로 한다.이를 위해 공유 메모리를 갖고 자신에게 할당된 영역의 데이터를 읽어와서 명령 처리를 실행하는 메인 프로세서와, 메인 프로세서에서 출력된 어드레스와 데이터의 흐름을 제어하며 메인 프로세서의 메모리 영역을 액세스 하기 위한 선택 신호 및 침선택신호, 출력 인에이블 신호를 출력하는 메인 콘트롤러와, 메인 콘트롤러의 제어를 받아 메인 프로세서의 데이터가 저장되는 램과, 메인 프로세서와 공유 메모리를 갖고 자신이 할당된 영역의 데이터를 읽어와서 명령 처리를 실행하며, 메인 콘트롤러의 선택신호에 따라 동작하는 서브 프로세서와 메인 콘트롤러의 선택 신호에 따라 메인 프로세서의 어드레스 버스 및 데이터 버스와 공유 메모리, 또는 서브 프로세서의 어드레스 버스 및 데이터 버스와 공유 메모리의 전송 경로를 적절하게 제어하는 버스 콘트롤러와, 버스 콘트롤러를 통해 입력된 어드레스의 데이터를 출력하며, 각 프로세서별로 할당된 메모리 영역을 갖는 공유 메모리로 구성된다.