일반기술

에이치디티브이의 파셜 리스폰스 트렐리스 디코더

본 기술은 HDTV의 트렐리스 디코더에 관한 것으로, 특히 구체적이고 상세한 파셜 리스폰스 트렐리스 디코더(Partial Response Trellis Decoder)에 관한 것이다. 이와 같은 본 기술의 파셜 리스폰스 트렐리스 디코더는 포스트콤 필터에서 출력된 신호를 입력하여 유클리드 거리를 이용한 소프트 디시젼하여 패스에러가 가장 작은 값을 각 스테이트 마다 구하여 출력하는 제1바이터비디코더와, 제1바이터비 디코더의 출력레벨 주위의 4개의 레벨의 최상위 비트를 출력하는 MSB 디텍터와, 제1바이터비 디코더의 출력레벨의 하위 2비트를 출력하는 LSB 디텍터와, LSB 디텍터의 출력을 입력하여 해밍거리를 이용한 하드디시젼 바이터비 디코딩하여 트렐리스 인코버에 입력된 하위 1비트를 출력하는 제2바이터비 디코더와, 제2바이터비 디코더의 출력을 길쌈부호화하여 출력하는 길쌈부호화기와, 길쌈부호기의 출력신호에 의해 MSB 디텍터의 출력신호 중 일 신호를 선택하여 트렐리스 인코더에 입력된 1비트를 출력하는 멀티플렉서를 포함하여 구성된 것이다.본 기술은 2개의 바이터비 디코더(소프트디시젼하는 제1바이터비 디코더는 슬라이스 된 8레벨 데이타보다 3dB의 이득이 있고, 하드디시젼하는 제2바이터비 디코더는 4VSB 대해 1,1dB의 이득이 있음)로 구성되므로써, 약 4,1dB의 전체적인 코딩이득(Coding Gain)을 얻을 수 있는 효과가 있다.본 기술은 트렐리스 인코더와 파셜 리스폰스 트렐리스 디코더의 상세한 구성을 제공하여 HDTV 시스템 구현을 용이하도록 하는데 그 목적이 있다.이를 위해 포스트콤 필터에서 출력된 신호를 입력하여 유클리드 거리를 이용한 소프트 디시젼하여 패스에러가 가장 작은 값을 각 스테이트마다 구하여 출력하는 제1바이터비 디코더와, 제1바이터비 디코더의 출력레벨 주위의 4개의 레벨의 최상위 비트를 출력하는 MSB 디렉터와, 제1바이터비 디코더의 출력레벨의 하위 2비트를 출력하는 LSB 디렉터와, LSB 디렉터의 출력을 입력하여 해밍거리를 이용한 하드디시젼 바이터비 디코딩하여 트렐리스 인코더에 입력된 하위 1비트를 출력하는 제2바이터비 디코더와, 제2바이터비 디코더의 출력을 길쌈 부호화하여 출력하는 길쌈 부호기와, 길쌈 부호기의 출력신호에 의해 MSB 디렉터의 출력신호 중 일 신호를 선택하여 트렐리스 인코더에 입력된 상위 1비트를 출력하는 멀티플렉서를 포함하여 구성됨에 그 특징이 있다.