일반기술

모바일 D1급 저전력 H.264 디코더

(1) 개요국책과제로 개발된 저전력 H.264 디코더 SoC 설계 기술로, 7MHz의 클럭에서 352*288 해상도를 갖는 CIF 영상을 초당 30프레임 디코딩할 수 있는 디코더 임. 영상처리에 적합한 DMAC와 SDRAMC를 포함하고 있어 다른 표준을 구현하는 데에도 활용할 수 있음. 세부 모듈은 각각이 입력 데이터와 파라미터 및 출력 버퍼의 상태에 따라서 스스로 동작을 제어하는 구조로 최적의 디코딩 성능을 낼 수 있도록 설계됨. (2) 목적 본 기술 이전은 국책과제로 개발된 저전력 H.264 디코더 설계 기술을 국내 기업에 전수하여 핵심부품의 국산화는 물론 관련 기업의 해외 경쟁력 향상 및 수출 증대를 목적으로 함. IT융합.부품연구 SoC연구개발그룹은 '저전력 그래픽 처리 SoC Platform' 과제(수행기간 : 2004년 2월 ~ 2007년 2월)를 수행하고 있으며, 본 기술이전은 저전력 그래픽 처리 SoC Platform 설계 기술 중 다음 기술을 그 대상으로 함.(1) 필요성 H.264 디코더는 지상파 DMB, 위성 DMB 등에서 동영상 압축에 사용되는 표준이며, 향후 PMP나 인터넷 등에서의 사용 가능성이 높은 동영상 압축 기법으로, 저전력 H.264 디코더는 휴대용 지상파/위성 DMB 단말기나 PMP 등의 배터리 사용 시간을 늘리는데 크게 기여할 수 있을 것으로 기대됨. 지상파/위성 DMB 단말기 및 PMP 등의 핵심 부품인 H.264 디코더의 국산화 및 저전력화로 국산 DMB 휴대폰 및 PMP 등의 세계 경쟁력를 강화함 (2) 활용방안 및 기대성과- 휴대용 지상파 DMB - 휴대용 위성 DMB - PMP - 기타 H.264 디코더를 사용하는 멀티미디어 시스템 (3) 기술이전범위① 저전력 H.264 디코더 설계 기술 -RTL 수준의 H.264 디코더 -Netlist 수준의 H.264 디코더 -RTL Testbench -FPGA 기반 검증 기술