일반기술

이더넷 기반 시각동기 기술

(1) 개요본기술은 이더넷 프레임을 이용한 네트워크 장비간 클럭 동기기술로서, 일정시간 간격으로 수신되는 패킷에서 송신단 기준 주파수를 추출하여 클럭을 재생시키는 방법임. (2) 목적 및 필요성본 기술은 향후 새로운 환경에 대응할 수 있는 이더넷을 기반으로 시각을 동기화 시킬 수 있는 알고리즘과 관련 FPGA 코드에 관한 것이다. 본 기술의 이전 목적은 시각 동기 기술에 의한 신규 서비스 및 관련 장치 개발을 통해 국내 산업체의 발전을 도모하고, 본 기술 장치와 관련한 다양한 서비스 기능 및 시스템 응용 개발을 위해 필요한 핵심 기술을 제공하는 데 있다.(1) 활용방안 및 기대성과- 실시간 보안 네트워크 장치 개발 - 고품질 오디오/비디오, 실감형 미디어 수용 LAN 장비 개발 - Networked robot 제어 네트워크 장비 개발 - 산업 제어 네트워크용 LAN 스위치, NIC 등 네트워크 장비 개발 (2) 기술이전범위① 이더넷 기반 시각 동기 기술 ② FPGA 코드, 검증 하드웨어 보드 설계 자료, 관련 문서

기술정보

기술분류
정보 > 기타 정보
보유기관
한국전자통신연구원
기술유형
일반기술
등록일
2007-07-31
데이터 갱신일
정보 없음

상세설명

정보 없음

관련 특허

등록된 관련 특허가 없습니다.