일반기술

FPGA 멀티기가비트급 Serial I/O 설계 솔루션

FPGA 멀티기가비트급 Serial I/O 설계 솔루션(1) 기술이전의 목적 - FPGA 멀티기가비트급 Serial I/O 설계 솔루션은 기가비트급 신호 인터페이스를 적용하는 유/무선 통신시스템 전반에 활용할 수 있는 기술임. - 본 기술이전을 통하여 기가비트급 신호 인터페이스 설계의 상용화를 유도하여 가격 경쟁력을 향상시키고, 관련 유/무선 통신 장치 산업의 활성화를 기하고자 함. (2) 기술이전의 필요성 - FPGA는 유/무선 통신 시스템에서 필수적으로 또는 보편적으로 사용하는 칩이며, 점차 FPGA와 칩 간의 고속 신호 인터페이스의 요구가 늘어나면서 Parallel bus 인터페이스에서 고속 Serial I/O 인터페이스로 점차 보드 설계가 이루어지고 있으며, 심지어 FPGA에서 하나의 광선로 또는 전기선로를 통해서 기가 비트급 신호를 송수신하고자 하는 개발이 진행되고 있음. - 현재 국내 FPGA 기가비트급 트랜시버 설계의 기술력 부족으로 인한 상용화가 늦어지고 있으며, 그 다른 해결책으로 외부에 기가비트급 SERDES 칩을 함께 설계해서 사용하고 있는 실정임.기술이전의 범위는 2004.1.1 ~ 2005.12.31 까지의 개발 기술 중 FPGA 기가비트급 트랜시버 기술, 기가비트급 FPGA 보드 설계 및 제작 기술, FPGA 기가비트급 전송 프레임 기술 및 FPGA 기가비트급 광전송 및 광모듈 설계 기술을 포함한다. 세부 내용은 다음과 같다. m FPGA 기가비트급 트랜시버 기술 1) FPGA 트랜시버에 내장된 SERDES, Pre-emphasis driver, 8B/10B Encoder/Decoder, Clock Correction 및 Comma Detection 기술 2) 응용 분야에 따른 송수신 클럭 및 시스템 클럭 구성 및 트랜시버 초기화 기술 3) Xilinx/Altera FPGA 멀티기가비트 트랜시버 HDL 설계 및 시뮬레이션 기술 4) 멀티기가비트 트랜시버 검증용 Bit Error 테스터 HDL 설계 기술 5) 적용 분야에 따른 설계용량 및 전송속도를 고려한 가격 경쟁력 있는 FPGA 선정 6) 내장 u-processor를 이용한 멀티기가비트 트랜시버 제어 기술 m 기가비트급 FPGA 보드 설계 및 제작 기술 1) 저가의 FR4 재질을 이용한 멀티기가비트급 고속 신호 처리 기술(Micro-strip line 설계, 전송선로의 임피던스 정합 기술) 2) FPGA 멀티기가비트 트랜시버 파워 설계 기술 3) FPGA 멀티기가비트 Serial I/O 및 주변 부품을 고려한 핀 최적화 설계 기술(PCB 설계 개발 기간 단축 및 정확성 유지를 위한 Mentor사 schematic symbol 자동 생성 제공) 4) FPGA 멀티기가비트급 신호 라인 신호무결성 pre-layout 및 post-layout 시뮬레이션 기술 m FPGA 기가비트급 전송 프레임 기술 1) 임의의 종속신호를 기가비트급 트랜시버를 이용하여 전송할 수 있는 프레임 IP(Intellectual Property) 제공(수용 신호에 따른 가격 경쟁력 있는 클럭 선정 및 프레임 설계) 2) 프레임 IP 적용한 설계 및 검증 시뮬레이션 기술 3) 10Gbps급 300-pin MSA 광트랜시버와의 FPGA 인터페이스 HDL 설계 및 시뮬레이션 기술 m FPGA 기가비트급 광전송 및 광모듈 설계 기술 1) 1Gbps ~ 3.125Gbps급 광트랜시버 모듈 설계 기술 2) 기가비트급 무중계 양방향 WDM 광전송 관련 기술(전송 스펙에 따른 광부품 선정)