일반기술

재구성형 연산모듈 기술

재구성형 연산모듈 기술은 고성능 고집적 Processor 혹은 DSP의 핵심 Data Path 기술로서 프로그램에 의하여 Data Path 구성요소를 재구성하여 다양한 응용시스템에 활용할 수 있고, deep sub-micron CMOS로 구현된 병렬 구조를 가지는 고에너지 효율 재구성형 연산모듈이 특징임. 미래의 정보통신 프로세서는 고집적, 고성능, 다기능 미래 정보통신에 적합한 다양한 표준과 고객의 요구 사항들을 빠른 Time-to-Market, Low Cost로 구현할 수 있는 설계기술이 요구됨. 재구성형 연산모듈 기술은 차세대 동영상 및 대용량 정보통신 데이터 등을 처리하는데 사용되는 Processor나 DSP의 핵심 Data Path 기술로서 Data Path의 구성요소를 재구성하여 활용하는데 필수적으로 사용될 것으로 예상되며, 특히 미래 정보통신 단말기의 휴대성을 극대화하기 위하여 고성능/저전력 즉, 고 에너지효율 특성이 요구되고 있음. 선진국에서 관련 기술을 활발하게 개발하고 있으나 아직까지 기술전수나 공개를 꺼리고 있음. 따라서 연구원(ETRI)에서 개발된 고 에너지효율 연산모듈 기술을 조기에 국내의 관련 업체에 전수함으로써 국내 재구성형 연산모듈 기술의 국제 경쟁력을 제고하고자 함.본 고에너지효율 재구성형 연산모듈 기술은 MPU/DSP/MCU 혹은 미래정보통신 SoC의 핵심 데이터 패스와 DSM 시대의 디지털 회로 설계에 활용할 수 있음. 본 재구성형 연산모듈 설계기술은 3세대 이상 이동통신 및 방송 등 휴대정보 단말 멀티미디어 서비스를 위한 Processor 및 DSP의 Data Path를 겨냥한 핵심 기술로서, 휴대정보 단말 시스템의 국산화 및 소형화가 가능함. 또한, 고에너지 효율 재구성형 연산모듈 설계기술을 확보함으로써 다양한 고에너지 효율의 휴대 정보 통신용 SoC 개발을 가능하게 하고 국내 디지털 집적회로의 설계 기술력을 향상시켜서 유비쿼터스 사회 구현에 크게 기여할 것임.①고에너지효율 재구성형 연산모듈 구조 및 Coding 기술 -연산모듈 알고리즘 기술 -연산모듈 구조 기술 -PU(Processing Unit) 구조 기술 -Coding 기술 ② 고에너지효율 병렬 연산모듈 회로 및 도면설계 기술 -병렬 연산모듈 구조 기술 -병렬 연산모듈 회로 기술 -0.8V 저전압 회로 기술