일반기술

단일 폴리 이이피롬 및 그 제조 방법

*원리 및 구성 본 기술의 단일 폴리 이이피롬은, 모스 트랜지스터 형태의 플로팅 게이트와 이 플로팅 게이트에 캐패시터 커플링에 의해 고전압을 인가하는 컨트롤 게이트를 포함하는 단일 폴리 이이피롬에 있어서, 이 컨트롤 게이트가 엠아이엠(MIM) 캐패시터 형태로 형성되며 이 플로팅 게이트 영역의 상부에 적층되거나, 이 컨트롤 게이트가 엠아이엠(MIM) 캐패시터 형태로 이 플로팅 게이트 영역 일측의 반도체 기판 상에 형성된다.*기술적 배경 종래에는 컨트롤 게이트가 반도체 기판 상에 구현되므로 반도체 기판과 컨트롤 게이트와 기판 사이의 접합에서 역방향 누설 전류가 발생하게 되고, 그로 인해 컨트롤 게이트의 전압 차징 효율이 저하되어, 결국 차징 타임 증가로 인한 프로그램 및 읽기 동작 시간이 지연되는 단점이 있다. 뿐만 아니라, 컨트롤 게이트가 반도체 기판 상에 구현되므로 기판을 통해 주변의 로직 소자 또는 CMOS 소자들에 의해 기인한 외부 노이즈에 영향을 받아 소자가 오작동 하거나 소자의 신뢰성이 저하되는 문제점이 있다*중요성 및 독창성 본 기술의 단일 폴리 이이피롬(EEPROM)의 플로팅 게이트는 MOSFET으로 구성하고 MOSFET의 상부에 MIM(metal insulator metal) 캐패시터 형태로 컨트롤 게이트를 적층함으로써 셀 면적을 감소시키고, 주변 소자들에 의해 기인한 외부 노이즈에 의한 간섭을 방지할 수 있도록 하는 점에서 그 독창성이 있다고 할 수 있다.*적용제품 및 경쟁제품 본 기술은 비휘발성 메모리 소자에 적용되는 것으로, 비휘발성 메모리 소자는 외부 전원의 공급이 차단된 상태에서도 정보를 저장할 수 있는 반도체 소자로, 일례로 EEPROM(electrically erasable programmable read only memory)이 있으며, EEPROM은 쓰기(program, write)와 소거(erase)가 가능한 메모리 소자로 게이트로 작용하는 두 개의 다결정 실리콘층이 수직으로 적층된 적층형 게이트 구조의 EEPROM, 다결정 실리콘층이 단일층인 단일 폴리 EEPROM(single poly EEPROM) 등이 있다.*특징 및 장점 첫째, 단일 폴리 이이피롬(EEPROM)의 플로팅 게이트는 MOSFET으로 구성하고 MOSFET의 상부에 MIM 캐패시터 형태로 컨트롤 게이트를 적층함으로써 셀 면적을 감소시킬 수 있으므로 집적도를 향상시킬 수 있다. 둘째, 반도체 기판에 직접 캐패시터를 형성하지 않음에 따라 주변 소자들에 의해 기인한 외부 노이즈에 의한 간섭을 방지하여 소자의 신뢰성을 향상시킬 수 있는 이점이 있다. 셋째, 본 기술은 컨트롤 게이트를 플로팅 게이트 상부 또는 반도체 기판에 MIM 캐패시터 형태로 형성함에 따라 기판과 컨트롤 게이트 사이의 자체 캐패시턴스 및 저항 성분이 종래의 기술에 비해 현격히 감소함에 따라 프로그램 및 읽기 동작 속도를 개선할 수 있다. 넷째, 컨트롤 게이트 하부 기판에 깊은 접합을 형성하지 않아 기판으로의 전류 패스 현상이 발생하지 않음에 따라 소거 동작시에 컨트롤 게이트에 음(-) 전압(negative voltage)을 인가할수 있으므로, NOR 어레이 구성을 함에 있어서 과-소거 된 셀의 복구 및 테스트가 용이한 이점이 있다.