일반기술

플래쉬 이이피롬 장치 및 그 제조 방법

플래쉬 이이피롬 장치에 관하여 개시한다. 본 발명은 제1 도전형의 반도체 기판 표면 근방의 채널 영역을 사이에 두고 그 양 옆에 형성되고, 상기 제1 도전형과 반대의 제2 도전형의 불순물이 도핑된 소오스 영역 및 드레인 영역과, 상기 소오스 영역과 인접한 상기 채널 영역에 형성되고, 상기 제1 도전형의 불순물이 상기 반도체 기판보다 높은 농도로 도핑된 제1 불순물 영역과, 상기 드레인 영역과 인접한 상기 채널 영역에 형성되고, 상기 제2 도전형의 불순물이 상기 소오스 및 드레인 영역보다 낮은 농도로 도핑된 제2 불순물 영역과, 상기 채널 영역 상의 전면에 걸쳐 균일한 두께로 형성된 게이트 절연막과, 상기 게이트 절연막 상의 전면에 걸쳐 형성된 플로팅 게이트와, 상기 플로팅 게이트 상에 순차적으로 형성된 층간절연막 및 조절 게이트를 포함한다. 이에 따라, 본 발명의 플래쉬 EEPROM 장치의 셀은 집적도를 향상시킬 수 있고, 프로그램 효율을 향상시킬 수 있다. 제1 도전형의 반도체 기판; 상기 반도체 기판 표면 근방의 채널 영역을 사이에 두고 그 양 옆에 형성되고, 상기 제1 도전형과 반대의 제2 도전형의 불순물이 도핑된 소오스 영역 및 드레인 영역; 상기 소오스 영역과 인접한 상기 채널 영역에 형성되고, 상기 제1 도전형의 불순물이 상기 반도체 기판보다 높은 농도로 도핑된 제1 불순물 영역; 상기 드레인 영역과 인접한 상기 채널 영역에 형성되고, 상기 제2 도전형의 불순물이 상기 소오스 및 드레인 영역보다 낮은 농도로 도핑된 제2 불순물 영역; 상기 채널 영역 상의 전면에 걸쳐 균일한 두께로 형성된 게이트 절연막; 상기 게이트 절연막 상의 전면에 걸쳐 형성된 플로팅 게이트; 및 상기 플로팅 게이트 상에 순차적으로 형성된 층간절연막 및 조절 게이트를 구비하는 것을 특징으로 플래쉬 이이피롬(EEPROM) 장치.